芯片输入端上拉电阻的静态功耗消除电路

摘要

本实用新型公开了一种芯片输入端上拉电阻的静态功耗消除电路，其包括一作为上拉电阻的NMOS管，所述NMOS管串联在芯片内电源及芯片输入端口之间，所述NMOS管的栅极与一控制电路的输出端连接，所述芯片输入端口与控制电路的一个或多个输入端连接，所述控制电路还设有一与芯片内上电复位信号连接的输入端，当所述上电复位信号为低电平时，所述控制电路控制所述NMOS管导通，当所述芯片输入端口为低电平时，所述控制电路控制所述NMOS管截止。采用该电路无论外部驱动电路施加给芯片输入端口上的电平状态如何变化上拉电阻都不会流过静态电流，因此也不会发生静功耗。

主权项

一种芯片输入端上拉电阻的静态功耗消除电路，其特征在于：其包括一作为上拉电阻的NMOS管，所述NMOS管串联在芯片内电源及芯片输入端口之间，所述NMOS管的栅极与一控制电路的输出端连接，所述芯片输入端口与控制电路的一个或多个输入端连接，所述控制电路还设有一与芯片内上电复位信号连接的输入端，当所述上电复位信号为低电平时，所述控制电路控制所述NMOS管导通，当所述芯片输入端口为低电平时，所述控制电路控制所述NMOS管截止。