高性能CMOS电路及其制造方法

摘要

本发明涉及互补金属-氧化物-半导体(CMOS)电路，其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如，n-FET器件区域)上，且从底部至顶部包括至少，栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如，p-FET器件区域)上，其从底部至顶部包括至少，栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。

主权项

一种用于形成半导体器件的方法，包括：在半导体衬底的第二器件区域上选择性形成第二栅极介质层和含硅栅极导体；在第二器件区域中的所述含硅栅极导体上选择性形成保护覆层；在所述半导体衬底的第一器件区域上选择性形成第一栅极介质层和金属栅极导体，其中所述第一栅极介质层包括介电常数大于等于二氧化硅的介质材料；从所述第二器件区域移除所述保护覆层；在所述第一器件区域中的所述金属栅极导体上和所述第二器件区域中的所述含硅栅极导体上沉积含硅层；以及构图所述含硅层、金属栅极导体、第一栅极介质层、含硅栅极导体、和第二栅极介质层，以形成第一和第二栅极叠层。