一种基于串行数据传输方式的链路接口电路

摘要

本实用新型公开了一种串行数据传输方式的链路接口电路，包括处理器内核Link发送端的接口电路，处理器内核Link接收端的接口电路，以及链接在Link发送端与Link接收端链路口之间的8位数据线和三根控制线；Link口随路时钟发生器，用于产生链路传输随路时钟；Link口DMA控制寄存器，用于设置链路DMA传输需要的控制信号；Link口DMA控制器，用于产生链路传输协议需要的时序及访问内部存储器的地址；Link口乒乓缓冲寄存器，用于存储链路传输过程需要经过并串转换发送的数据和经过串并转换接收的数据；并串转换电路，用于同时输出8个通道的串行数据；链路口采用发送端向接收端传送参数的传输协议，用于在两片DSP间实现接口的链路传输。

主权项

一种基于串行数据传输方式的链路接口电路，包括处理器内核Link发送端的接口电路，处理器内核Link接收端的接口电路，以及链接在Link发送端与Link接收端链路口之间的8位数据线和三根控制线；其特征在于：所述处理器内核Link发送端的接口电路，具有：DMA传输控制寄存器，用于设置链路DMA传输需要的控制信号；根据设置控制字可以按照系统主时钟的2、4、6、8不同分频周期产生的随路时钟发生器；根据设置控制字内容可以产生发送端片内存储器读地址，且同时也产生Link口传输协议中的传输请求信号的发送端DMA控制器；2*8*32bit的发送乒乓缓冲器，用于DMA数据缓存；8个并行的可以支持16bit或32bit位宽的并串转换电路，用于同时输出8个通道的串行数据；所述处理器内核Link接收端的接口电路，具有：DMA接收控制寄存器，用于配置链路DMA接收需要的控制信号；根据控制字内容可以产生接收端片内存储器写地址，同时也产生Link口传输协议中的传输应答信号的接收端DMA控制器；2*8*32bit的接收乒乓缓冲器，用于DMA数据缓存；8个并行的可以支持16bit或32bit位宽的串并转换电路，用于同时接收8个通道的串行数据；所述链路口采用发送端向接收端传送参数的传输协议，用于在两片数字信号处理器间实现基于LVDS接口的链路传输。