MODULAR MEMORY CONTROLLER CLOCKING ARCHITECTURE

摘要

일 실시예에 따르면, 메모리 컨트롤러가 개시되어 있다. 메모리 컨트롤러는 차동 기준 클럭을 발생시키는 위상 고정 루프(PLL) 및 이 PLL에 결합된 제1 클럭킹 구성요소를 포함한다. 제1 클럭킹 구성요소는 기준 클록을 수신하고 송신 및 수신 지연 디스큐 클럭 신호를 발생시키는 제1 지연 고정 루프(DLL), 데이터 송신 디스큐잉을 제공하는 제1 위상 인터폴레이터 세트 및 데이터 수신 디스큐잉을 제공하는 제1 슬레이브 지연 라인 세트를 포함한다.