后道互连延迟模型的提取及验证方法

摘要

本发明提出一种后道互连延迟模型的提取及验证方法，根据集成电路工艺信息，设计分立互连测试结构、电路级互连测试结构；对其进行互连延迟参数测试；再用三维寄生参数提取软件对分立互连测试结构的三维模型参数进行提取，实现晶圆测试结果三维参数提取软件的提取结果的校准；然后通过用三维参数提取软件的仿真结果对准三维参数提取软件的提取结果进行校准；最后使用准三维参数提取软件对整个电路版图进行参数的提取，从而使提取参数的精度与计算参数的速度能够得到兼顾。本发明结合了三维参数提取软件的高精度以及准三维参数提取软件的计算速度较快且消耗资源较少的优点。

主权项

一种后道互连延迟模型的提取及验证方法，其特征在于，包括如下步骤：步骤一：根据集成电路工艺信息，设计分立互连测试结构、电路级互连测试结构；步骤二：对所述分立互连测试结构、所述电路级互连测试结构进行互连延迟参数测试；步骤三：用三维寄生参数提取软件对分立互连测试结构的三维模型参数进行提取，所述提取过程是使用晶圆数据校准所述三维模型参数；若校准结果超出允许误差范围，重新提取三维模型参数； 步骤四：整理提取的所述三维模型参数并建立模型库；步骤五：使用通过晶圆数据校准的所述三维模型参数仿真所有可能存在的分立互连结构的互连延迟参数；步骤六：用准三维寄生参数提取软件对分立互连结构的准三维模型参数进行提取，使用步骤五中的仿真互连延迟参数校准所述准三维模型参数；若校准结果超出允许误差范围，则重新提取准三维模型参数；步骤七：用校准后的准三维模型参数仿真所述电路级互连测试结构，将所述仿真的电路级互连测试结构的互连延迟参数与步骤二中测得的所述电路级互连延迟参数比对，验证后道互连延迟模型的正确性；若比对误差超出允许误差范围，则重新提取准三维模型参数；若比对误差在允许误差范围内，则得到经过验证的后道互连延迟模型。