数字IC测试系统的时序产生电路

摘要

本实用新型一种数字IC测试系统的时序产生电路，包括SPLIT选择器，32位可编程计数器，时间设定寄存器，32位比较器，精确时间调整电路，晶振，脉冲输出口。其特征在于：主晶振产生时钟信号，作为32位计数器的计数脉冲，计数周期即为测试一位向量的持续时间，32位比较器将计数器当前值与寄存器中的数值进行比较，当两者数值相等时，比较器输出为高电平，脉冲出现的周期即为计数周期，改变比较器输入寄存器中的数值就可以改变比较器输出脉冲相对于计数器溢出脉冲的相位关系，电路各种时钟信号决定了测试向量的周期和时间精度，这些时钟信号一部分形成主控制模块的工作时钟，另一部分提供给向量合成模块，作为测试向量时间调制信号或DUT输出信号的采样时钟以及向量合成模块的同步工作时钟。内部的独立设置时钟提高向量存储器的利用率和测试效率，独立的时序电路模块设计，可产生更为精确的控制时钟、同步脉冲。

主权项

一种数字IC测试系统的时序产生电路，包括SPLIT选择器，32位可编程计数器，两个时间设定寄存器，两个32位比较器，两个精确时间调整电路，主时钟晶振，脉冲输出口；其特征在于：所述的主时钟晶振与所述的32位可编程计数器连接；所述的32位可编程计数器的输出端与两个32位比较器连接；所述两个32位比较器分别经所述精确时间调整电路与所述脉冲输出口连接；所述的脉冲输出口连接有向量发生器和向量合成模块；所述的两个32位比较器的输入端还分别连接有所述时间设定寄存器；所述的时间设定寄存器的输入端分别与所述SPLIT选择器连接。