| 摘要 |
<p>본 발명은 포토레지스트를 이용한 더블 패터닝 기술을 개선하여 정확하고 절밀도 있는 패턴을 구현할 수 있는 반도체 소자의 제조방법을 제공하기 위한 것으로, 본 발명은 식각대상층 상에 하드마스크층을 형성하는 단계; 상기 하드마스크층 상에 희생층패턴을 형성하는 단계; 상기 희생층패턴의 측벽에 스페이서를 형성하는 단계; 상기 희생층패턴을 제거하는 단계; 상기 스페이서를 식각배리어로 상기 하드마스크층을 식각하는 단계; 상기 하드마스크층을 식각배리어로 상기 식각대상층을 형성하는 단계를 포함하여 한번의 노광만 진행하기 때문에 첫번째 노광 및 두번째 노광사이의 오정렬(Mis-align)에 의한 라인(Line)간의 CD 편차를 줄일 수 있고, 한번의 노광공정이 생략됨으로 인해 원가 절감을 도모할 수 있는 효과가 있다.</p> |
