发明名称 |
一种芯片衬底电位隔离电路及其应用和应用方法 |
摘要 |
一种芯片衬底电位隔离电路,包括输入检测端子,其特征在于它还包括芯片衬底、电压箝位电路和限流电路;其中,输入检测端子通过电压箝位电路和限流电路连接到芯片的衬底上,整个芯片的衬底是作为芯片的一个非电源和地的输入输出端子独立使用。本发明的优越性和特点在于:衬底电压发生变化的时候,芯片仍能正常工作,一般的芯片的衬底是接在地或者电源的,实现了用一般的工艺能生产对工艺有特殊要求的芯片产品,从而降低了生产成本。 |
申请公布号 |
CN101373770B |
申请公布日期 |
2011.10.05 |
申请号 |
CN200710058851.1 |
申请日期 |
2007.08.20 |
申请人 |
天津南大强芯半导体芯片设计有限公司 |
发明人 |
戴宇杰;张小兴;吕英杰;王洪来;黄维海 |
分类号 |
H01L27/092(2006.01)I |
主分类号 |
H01L27/092(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种芯片衬底电位隔离电路,包括输入检测端子,其特征在于它包括芯片衬底、电压箝位电路和限流电路;其中,输入检测端子通过电压箝位电路和限流电路连接到芯片的衬底上;所说的电压箝位电路是由限流电阻I和PMOS管I构成;所说的限流电阻I的一端与外部输入检测端子连接,另一端则与芯片的P型衬底连接;所说的PMOS管I采用二极管的连接方式,其源极与P型衬底连接,其栅极和漏极连接在一起,并与地VSS连接,PMOS管I的衬底与电源VDD连接;所说的限流电路是由限流电阻II、NMOS管II和NMOS管III组成;所说的限流电阻II连接在NMOS管II的源极和NMOS管III的漏极之间;所说的NMOS管II的漏极与外部输入检测端子连接,其衬底与P衬底连接,栅极连接内部电压控制信号输入端;所说的NMOS管III的漏极与限流电阻II相连,源端和衬底与地VSS连接,栅极连接内部电压控制信号输入端;所说的整个芯片的衬底是芯片的一个非电源和地的输入输出端子。 |
地址 |
300457 天津市开发区宏达街23号泰达学院五区四楼 |