发明名称 半导体器件及其制造方法和设计方法
摘要 本发明提供一种半导体器件及其制造方法和设计方法。其中该半导体器件具有:第一导电类型的第一和第二有源区,设置于半导体衬底上;第二导电类型的第三和第四有源区,设置于半导体衬底上,第二和第四有源区的尺寸分别大于第一和第三有源区的尺寸;第一导电图案,设置为与第一有源区相邻并且具有第一宽度;第二导电图案,设置为与第二有源区相邻并且具有大于第一宽度的第二宽度;第三导电图案,设置为与第三有源区相邻并且具有第三宽度;以及第四导电图案,设置为与第四有源区相邻并且具有小于第三宽度的第四宽度。本发明通过根据设计SD宽度来校正栅极长度、通过控制在STI结构与有源区之间的高度差来更改栅极长度,从而减小晶体管特性的差异。
申请公布号 CN101471344B 申请公布日期 2011.09.28
申请号 CN200810189535.2 申请日期 2008.12.29
申请人 富士通半导体股份有限公司 发明人 三谷纯一;中井聪;藤田和司
分类号 H01L27/092(2006.01)I;H01L21/8238(2006.01)I 主分类号 H01L27/092(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 张龙哺;冯志云
主权项 一种半导体器件,包括:第一导电类型的第一有源区和第二有源区,设置于半导体衬底上;第二导电类型的第三有源区和第四有源区,设置于所述半导体衬底上,所述第二有源区和所述第四有源区的尺寸分别大于所述第一有源区和所述第三有源区的尺寸;第一导电图案,设置于所述第一有源区上方并且具有第一宽度;第二导电图案,设置于所述第二有源区上方并且具有大于所述第一宽度的第二宽度;第三导电图案,设置于所述第三有源区上方并且具有第三宽度;以及第四导电图案,设置于所述第四有源区上方并且具有小于所述第三宽度的第四宽度。
地址 日本神奈川县横浜市