| 主权项 |
一种积体电感结构，包含有：一半导体基底；一电感金属层，设于该半导体基底上；至少一介电层，介于该半导体基底与该电感金属层之间；以及一井防护层(well shielding layer)，设于该电感金属层正下方的该半导体基底中，该井防护层包含有呈棋盘状排列的复数个N型掺杂区域以及复数个P型掺杂区域。如申请专利范围第1项所述之一种积体电感结构，其中该复数个N型掺杂区域彼此互相电连接。如申请专利范围第1项所述之一种积体电感结构，其中该复数个N型掺杂区域系连接至一相对于该半导体基底为正的偏压。如申请专利范围第1项所述之一种积体电感结构，其中另包含一P型拾取环，设于该半导体基底中，并环绕该井防护层。如申请专利范围第4项所述之一种积体电感结构，其中该P型拾取环接地。如申请专利范围第1项所述之一种积体电感结构，其中该复数个N型掺杂区域包含有复数个外圈N型掺杂区域，且该复数个外圈N型掺杂区域与该电感金属层互不重叠。如申请专利范围第1项所述之一种积体电感结构，其中该复数个外圈N型掺杂区域电连接至一金属拾取环。如申请专利范围第7项所述之一种积体电感结构，其中该金属拾取环系接至一VDD电压。如申请专利范围第1项所述之一种积体电感结构，其中该复数个N型掺杂区域系藉由扩散而互相电性连接在一起。如申请专利范围第1项所述之一种积体电感结构，其中该半导体基底为一P型矽基底。一种积体电感结构，包含有：一半导体基底；一电感金属层，设于该半导体基底上；至少一介电层，介于该半导体基底与该电感金属层之间；以及一井防护层，设于该电感金属层正下方的该半导体基底中，该井防护层包含有复数个N型井以及复数个P型井，其中该N型井系由一深N型井以及一形成在该深N型井内的N－井所构成。如申请专利范围第11项所述之一种积体电感结构，其中该复数个N型井以及该复数个P型井呈棋盘状排列。如申请专利范围第11项所述之一种积体电感结构，其中该复数个N型井彼此互相电连接。如申请专利范围第11项所述之一种积体电感结构，其中该复数个N型井系连接至一相对于该半导体基底为正的偏压。如申请专利范围第11项所述之一种积体电感结构，其中另包含一P型拾取环，设于该半导体基底中，并环绕该井防护层。如申请专利范围第15项所述之一种积体电感结构，其中该P型拾取环接地。如申请专利范围第11项所述之一种积体电感结构，其中该复数个N型井包含有复数个外圈N型井，其与该电感金属层不重叠。如申请专利范围第11项所述之一种积体电感结构，其中该复数个外圈N型井电连接至一金属拾取环。如申请专利范围第18项所述之一种积体电感结构，其中该金属拾取环系接至一VDD电压。如申请专利范围第11项所述之一种积体电感结构，其中该复数个N型井系藉由扩散而互相电性连接在一起。如申请专利范围第11项所述之一种积体电感结构，其中该半导体基底为一P型矽基底。如申请专利范围第11项所述之一种积体电感结构，其中该N型井另包含有一N＋掺杂区，形成在该N－井内。 |
