发明名称 | 制造双表面取向半导体结构的方法 | ||
摘要 | 一种半导体工艺和设备通过选择性沉积外延硅层(70)以填充沟槽(96),然后毯式沉积硅以利用接近均匀厚度的在外延硅层(70)上的结晶硅(102)和氮化物掩模层(95)上的多晶硅(101、103)覆盖整个晶片来提供平面化混合衬底(16)。通过两步工艺添加的多晶硅材料(101、103)增加随后的CMP抛光的抛光速率以在整个晶片表面上提供更均匀的抛光表面(100),而与结构宽度和器件密度的变化无关。通过使用沉积的(100)硅在第一SOI层(90)上形成第一栅电极(151)并在外延生长的(110)硅层(70)上形成第二栅电极(161),获得包括具有提高的空穴迁移率的高k金属PMOS栅电极(161)的高性能CMOS器件。 | ||
申请公布号 | CN101401297B | 申请公布日期 | 2011.09.14 |
申请号 | CN200780008572.2 | 申请日期 | 2007.02.14 |
申请人 | 飞思卡尔半导体公司 | 发明人 | G·S·斯宾塞;P·J·贝卡哲;M·G·撒达卡 |
分类号 | H01L21/20(2006.01)I | 主分类号 | H01L21/20(2006.01)I |
代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 党建华 |
主权项 | 一种制造双表面取向半导体结构的方法,包括:形成具有第一晶体取向的第一半导体层;在所述第一半导体层的至少部分上形成第二半导体层,其中所述第二半导体层与所述第一半导体层电隔离并且具有不同于所述第一晶体取向的第二晶体取向;在所述第二半导体层上形成掩模;使用所述掩模形成暴露所述第一半导体层而不暴露所述第二半导体层的沟槽开口;通过至少在所述第一半导体层的暴露表面上外延生长第一外延半导体材料以形成与所述第二半导体层电隔离的第一外延半导体层来填充至少部分沟槽开口;以及毯式沉积硅以在所述掩模上形成多晶硅层并且形成结晶硅层以加厚所述第一外延半导体层,使得所述多晶硅层和结晶硅层具有均匀的厚度。 | ||
地址 | 美国得克萨斯 |