发明名称 阵列基板和液晶显示面板
摘要 本实用新型公开了一种阵列基板和液晶显示面板。该阵列基板,包括衬底基板,衬底基板上形成有导电图案和绝缘层,导电图案至少包括:数据线、栅线、薄膜晶体管,以及像素电极,绝缘层至少包括钝化层和栅绝缘层:在绝缘层上,数据线与像素电极之间的空隙处设置第一沟槽,第一沟槽用于降低数据线与像素电极之间的寄生电容;和/或,在栅线与像素电极之间的空隙处设置第二沟槽,第二沟槽用于降低栅线与像素电极之间的寄生电容。通过在数据线与像素电极之间的绝缘层上设置第一沟槽,和/或在栅线与像素电极之间的绝缘层上设置第二沟槽,以降低可能产生的寄生电容。
申请公布号 CN201974616U 申请公布日期 2011.09.14
申请号 CN201020692226.X 申请日期 2010.12.30
申请人 北京京东方光电科技有限公司 发明人 谢振宇;陈旭;徐少颖;郭建;周伟峰
分类号 G02F1/1362(2006.01)I;H01L27/12(2006.01)I 主分类号 G02F1/1362(2006.01)I
代理机构 北京同立钧成知识产权代理有限公司 11205 代理人 刘芳
主权项 一种阵列基板,包括衬底基板,所述衬底基板上形成有导电图案和绝缘层,所述导电图案至少包括:数据线、栅线、薄膜晶体管,以及像素电极,所述绝缘层至少包括钝化层和栅绝缘层,其特征在于:在所述绝缘层上,所述数据线与所述像素电极之间的空隙处设置第一沟槽,所述第一沟槽用于降低所述数据线与所述像素电极之间的寄生电容;和/或,在所述栅线与所述像素电极之间的空隙处设置第二沟槽,所述第二沟槽用于降低所述栅线与所述像素电极之间的寄生电容。
地址 100176 北京市大兴区经济技术开发区西环中路8号