| 主权项 |
一种用于产生内隐及明确次常式呼叫之传回位址预测的装置，其包含：第一及第二输入，其经组态以同时接收第一及第二指令位址及相关联之预解码资讯；一第一加法器集合，其经组态以回应于指示该第一或该第二指令位址与至一次常式之一内隐次常式呼叫相关联之该预解码资讯而将一偏移加至该第一及该第二指令位址，以界定第一及第二结果；及一用于自该第一或该第二结果中之一者选择一传回位址之构件。如请求项1之装置，其进一步包含：一用于将该传回位址写入至一明确次常式资源之构件。如请求项1之装置，其进一步包含：一旗标设定逻辑电路，其经组态以追踪该第一或该第二指令位址是否与该内隐次常式呼叫相关联。如请求项1之装置，其进一步包含：一第二加法器集合，其用以回应于指示该第一或该第二指令位址与至一次常式之一内隐次常式呼叫相关联之该预解码资讯而将一第二偏移加至该第一及该第二指令位址。如请求项4之装置，其中该偏移为8，且该第二常数为4。如请求项1之装置，其中该预解码资讯被编码为一位元组合，以指示该第一或该第二指令位址是否与至一次常式之一内隐次常式呼叫有关。如请求项3之装置，其中用于自该第一或该第二结果中之一者选择该传回位址之该构件进一步包含：选择/致能逻辑电路，其经组态以致能该明确次常式资源用于写入。一种用于产生内隐及明确次常式呼叫之传回位址预测的装置，其包含：一第一输入，其经组态以接收一指令位址；一第二输入，其经组态以接收预解码资讯，该预解码资讯将该指令位址描述为与至一次常式之一内隐次常式呼叫相关联；一加法器，其经组态以回应于该预解码资讯而将一偏移加至界定一第一传回位址之该指令位址；一第三输入，其用于与该指令位址同时接收一第二指令位址；及一第二加法器，其经组态以将一偏移加至该定义一第二传回位址之第二指令位址；经组态以判定是否将该第一传回位址或该第二传回位址导引至该明确次常式资源之逻辑。如请求项8之装置，其中：该第二加法器经组态以回应于一明确次常式呼叫而将一第二常数偏移加至该指令位址。如请求项8之装置，其中该明确次常式资源回应于一指示一来自该次常式之传回呼叫的分支指令而被读取。如请求项8之装置，其中该预解码资讯进一步将该指令位址描述为该内隐次常式呼叫之开始。如请求项8之装置，其中该预解码资讯进一步将该指令位址描述为该内隐次常式呼叫之结束。如请求项8之装置，其中该明确次常式资源为一链接堆叠结构。 |
