| 摘要 |
<p>다중 게이트 트랜지스터에 있어서, 트랜지스터(200)의 복수의 핀들의 드레인이나 소오스(211)가 공통의 컨택 소자(243)에 의하여 서로에게 전기적으로 연결되며, 해당 컨택 영역들(235)의 향상된 균일도가 향상된 실리사이드화 공정 시퀀스에 의해 이루어질 수 있다. 이런 목적으로, 핀들이 유전체 물질(230)에 내장될 수 있고, 유전체 물질 내에 적절한 컨택 개구(230A)가 핀들(210)의 끝면들(210F)을 노출하도록 형성될 수 있으며, 그런 다음 끝면들은 실리사이드화 표면 영역들로서 역할할 수 있다.</p> |
