发明名称 |
半导体器件和制造半导体器件的方法 |
摘要 |
一种半导体器件及其制造方法,这种半导体器件具有包括TMR膜的存储单元,利用它不会使存储器精度退化。在平面图中数字线的形成区的部分中的TMR下电极上相对应的区内,选择地形成TMR元件(TMR膜、TMR上电极)。TMR上电极由30nm至100nm的Ta形成,并且在制造过程时还起硬掩模的作用。在TMR元件的整个表面和TMR下电极的上表面上形成由LT-SiN形成的夹层绝缘膜,并且形成覆盖包括TMR下电极的侧表面的整个表面而且包括LT-SiN的夹层绝缘膜。形成覆盖整个表面而且包括SiO2的夹层绝缘膜。 |
申请公布号 |
CN102157680A |
申请公布日期 |
2011.08.17 |
申请号 |
CN201110048517.4 |
申请日期 |
2006.11.13 |
申请人 |
瑞萨电子株式会社 |
发明人 |
古田阳雄;松田亮史;上野修一;黑岩丈晴 |
分类号 |
H01L43/08(2006.01)I;H01L43/12(2006.01)I;H01L27/22(2006.01)I |
主分类号 |
H01L43/08(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;郑菊 |
主权项 |
一种半导体器件,包括:第一夹层绝缘膜,在半导体衬底之上形成;下层布线,穿透所述第一夹层绝缘膜,并且选择地形成;和第二夹层绝缘膜,在包括所述下层布线的所述第一夹层绝缘膜上方形成;其中,所述第二夹层绝缘膜具有通孔,在那里所述下层布线的至少一部分构成底部;而且还包括下电极,在所述第二夹层绝缘膜上方形成;其中所述下电极通过所述通孔与所述下层布线电连接;而且还包括TMR元件,在所述下电极上方的一部分的上方选择地形成,并且包括TMR膜和上电极的层叠结构;以及绝缘膜,在所述下电极上方形成;其中,在所述第二夹层绝缘膜上方,所述绝缘膜和所述下电极这两者均在同一方向具有侧表面;并且所述下电极的侧表面从所述绝缘膜凹下而形成;而且还包括端部氧化区,该端部氧化区邻接所述下电极的侧表面,并且形成在绝缘膜下部分。 |
地址 |
日本神奈川县 |