发明名称 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法
摘要 本发明涉及一种具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法。现有方法制作的SOI LIGBT器件在高温、大电流环境下急剧退化甚至失效。本发明方法采用具有隐埋p型层的SOI材料制作纵向沟道SOI LIGBT器件,纵向耐压主要靠具有逆向杂质浓度分布的p型隐埋层和具有正向杂质浓度分布的n型顶层半导体形成的反向偏置pn结耗尽层承担,通过十次刻蚀以及七次氧化制作出具有p埋层的纵向沟道SOI LIGBT器件单元。本发明方法有效降低器件通态电阻、通态压降和通态功耗,提高器件通态电流和工作效率,并显著改善SOI LIGBT器件的性能,提高器件可靠性。
申请公布号 CN102157434A 申请公布日期 2011.08.17
申请号 CN201110056347.4 申请日期 2011.03.10
申请人 杭州电子科技大学 发明人 张海鹏;齐瑞生;刘怡新;吴倩倩;孔令军;;赵伟立
分类号 H01L21/762(2006.01)I;H01L21/331(2006.01)I 主分类号 H01L21/762(2006.01)I
代理机构 杭州求是专利事务所有限公司 33200 代理人 杜军
主权项 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法,其特征在于该方法的具体步骤是:步骤(1)采用厚膜SOI圆片,中间薄的隐埋绝缘层将半导体衬底与隐埋p型层完全隔离,隐埋p型层的上表面被n型顶层半导体完全覆盖;其中,隐埋p型层具有逆向杂质浓度分布,n型顶层半导体用于制作器件和电路;步骤(2)将抛光好的n型顶层半导体经第一次氧化、第一次氮化、第一次刻蚀形成隔离区窗口,将隔离区中的n型顶层半导体采用深槽隔离技术去除,形成隔离绝缘层与隐埋绝缘层结合为一体的隔离氧化层,将n型顶层半导体隔离为多个硅岛;步骤(3)将n型顶层半导体进行第二次氧化、第二次刻蚀形成漏极沟槽区,然后去除漏极沟槽区刻蚀窗口外的光刻胶和氧化层,并洗净烘干;步骤(4)将n型顶层半导体进行第三次氧化、第三次刻蚀形成缓冲区掺杂窗口,在缓冲区掺杂窗口内通过离子注入方法掺入n型杂质,缓冲区掺杂窗口内的掺入n型杂质的顶层半导体区域作为n型缓冲区;将n型顶层半导体表面氧化层全部去除,洗净烘干;步骤(5)将n型顶层半导体进行第四次氧化、第四次刻蚀形成深沟槽,然后采用腐蚀方法去除光刻胶并洗净烘干;对深沟槽的内壁进行第五次氧化,采用腐蚀方法去除深沟槽内壁表面的氧化层以消除机械损伤,清洗烘干;步骤(6)对裸露的硅表面进行第六次氧化,深沟槽内壁上形成的氧化层作为纵向栅介质薄膜,顶层半导体上表面和漏极沟槽区侧壁也被氧化层覆盖;然后采用化学气相淀积方法进行多晶硅淀积形成纵向多晶硅栅,采用化学机械抛光方法实现顶层半导体上表面平坦化,洗净烘干;步骤(7)对n型顶层半导体进行第七次氧化,第五次刻蚀,形成多晶硅栅掺杂窗口,在多晶硅栅掺杂窗口内进行离子注入形成重掺杂的n型多晶硅,去除n型顶层半导体表面绝缘层,洗净烘干;步骤(8)对n型顶层半导体进行第六次刻蚀,形成p阱掺杂窗口和p阳极区掺杂窗口,然后进行离子注入并高温退火推进形成与n型顶层半导体导电类型相反的p阱区和位于缓冲区之内的p阳极区;步骤(9)进行第七次刻蚀,形成p阱区内的源极区掺杂窗口,同时形成p阳极区之内的阳极短路点掺杂窗口,进行n型重掺杂并退火形成n+源区和贯穿p型阳极区的n+阳极短路点;步骤(10)进行第八次刻蚀形成p阱区p+欧姆接触掺杂窗口和p阳极区欧姆接触掺杂窗口,并进行p+重掺杂和快速退火形成这两种区域的p+欧姆接触重掺杂,导电类型与p阱区的相同;步骤(11)对顶层半导体的上表面和深沟槽内壁表面进行第九次刻蚀,形成栅极和栅场板电极窗口,阴极和阴极场板电极窗口,阳极和阳极场板电极窗口,接着进行金属薄膜生长或淀积,并进行第十次刻蚀形成金属电极引线、金属场板、金属互连线和压焊点;步骤(12)淀积钝化层,刻蚀金属压焊点接触窗口,进行引脚压焊及封装。
地址 310018 浙江省杭州市下沙高教园区2号大街