| 主权项 |
一种半导体结构，包括：一半导体基底，具有一第一晶格常数；一闸极介电，位于该半导体基底上；一闸电极，位于该闸极介电上；一应变条，具有至少一部份邻接该闸电极且位于该半导体基底中，且邻近该闸电极，其中该应变条在邻近该闸电极之一侧具有一倾斜之侧壁，该应变条包括：一第一应变条层，具有和该第一晶格常数大体上不同之第二晶格常数，该第一应变条层具有一顶部表面，该顶部表面低于该闸极介电之底部表面；及一第二应变条层，位于该第一应变条层上，其中该第二应变条层具有和该第一和第二晶格常数大体上不同之第三晶格常数。如申请专利范围第1项所述之半导体结构，其中该应变条包括一位于该闸电极下之顶端部份。如申请专利范围第2项所述之半导体结构，其中该应变条之顶端部份的宽度大体上大于该闸电极之宽度的10%。如申请专利范围第1项所述之半导体结构，其中该应变条之一末端系位于该闸电极之一对应侧壁的一闸极间隙壁下。如申请专利范围第1项所述之半导体结构，其中该应变条之倾斜侧壁的相较于一垂直面具有一大体上为15°之倾斜角度。如申请专利范围第1项所述之半导体结构，其中该闸极介电、该闸电极和该应变条系为一MOS元件之部份，且该MOS元件之通道系沿该半导体基底之(1、1、0)方向延伸。如申请专利范围第6项所述之半导体结构，其中该侧壁系大体上沿该半导体基底之(1、1、1)方向延伸。如申请专利范围第1项所述之半导体结构，其中该第一应变条层是顺应的，且该第一应变条层之锗原子百分比大体上较该第二应变条层之锗原子百分比大。如申请专利范围第1项所述之半导体结构，其中该第一应变条层是非顺应的，且该第一应变条层之锗原子百分比大体上较该第二应变条层之锗原子百分比小。如申请专利范围第1项所述之半导体结构，其中该侧壁系直接连接该应变条之底部表面，且该底部表面是平坦的。一种金氧半导体(MOS)元件，包括：一半导体基底；一闸极介电，位于该半导体基底上；一闸电极，位于该闸极介电上；一闸极间隙壁，位于该闸电极之侧壁；一凹槽，位于该半导体基底中，该凹槽位于该闸电极下方且邻近该闸电极，且该凹槽之侧壁大体上为倾斜的；及一应变条，位于该凹槽中，其中该应变条包括一顶端部份，其中至少部分该顶端部分位于该闸电极间隙壁下，该应变条包括一具有顶部表面之第一应变条层，该第一应变条层之顶部表面低于该闸极介电之底部表面。如申请专利范围第11项所述之金氧半导体元件，其中该MOS元件之通道系沿该半导体基底之(1、1、0)方向延伸。如申请专利范围第11项所述之金氧半导体元件，其中该凹槽之侧壁相较于一垂直面具有一大体上为30°之倾斜角度。如申请专利范围第11项所述之金氧半导体元件，其中该第一应变条层包括具有第一晶格常数之第一应变条材料，该应变条更包括：一第二应变条层，位于该第一应变条层上，其中该第二应变条层包括具有第二晶格常数之第二应变条材料，该第二晶格常数与该第一晶格常数不同。如申请专利范围第14项所述之金氧半导体元件，其中该第一应变条层是顺应的，且该第一应变条材料之锗原子百分比大体上较该第二应变条材料之锗原子百分比大。如申请专利范围第14项所述之金氧半导体元件，其中该第一应变条层是非顺应的，且该第一应变条材料之锗原子百分比大体上较该第二应变条材料之锗原子百分比小。如申请专利范围第11项所述之金氧半导体元件，其中该顶端部分包括位于该闸极介电下之第二部分。如申请专利范围第17项所述之金氧半导体元件，其中该顶端部分位于该闸极介电下之第二部分具有一宽度，该宽度大体上大于该闸电极宽度之25%。如申请专利范围第17项所述之金氧半导体元件，其中该该顶端部分位于该闸极介电下之第二部分具有一顶端宽度，该顶端宽度与该闸电极之宽度的比例系经选择，使该闸极介电下之通道区具有所需的应力。如申请专利范围第17项所述之金氧半导体元件，其中该顶端部分之尾端为该闸极介电与该闸极间隙壁间之介面。一种半导体结构，包括：一半导体基底；一闸极堆叠，位于该半导体基底上；一闸极间隙壁，位于该闸极堆叠之侧壁；一轻掺杂源极/汲极区，包括和该半导体基底不同之材料，其中该轻掺杂源极/汲极区之至少一部份系位于该闸极间隙壁下，且该轻掺杂源极/汲极区和该半导体基底有大体上倾斜之界面；及一源极/汲极区，邻接该闸极间隙壁，其中该轻掺杂源极/汲极区和该源极/汲极区，包括锗或碳之元素，且其中该轻掺杂源极/汲极区之该元素的原子百分比和至少部份之该源极/汲极区之该元素的原子百分比不同。如申请专利范围第21项所述之半导体结构，其中该界面之倾斜角度约介于15°和75°之间。一种半导体结构之制造方法，包括：提供一半导体基底，具有一第一晶格常数；形成一闸极介电于该半导体基底上；形成一闸电极于该半导体基底上，其中该闸极介电和该闸电极构成一闸极堆叠；及形成一应变条，具有至少一部份位于该半导体基底中，且邻近该闸电极，其中该应变条在邻近该闸电极之一侧具有倾斜侧壁，形成该应变条之步骤包括：形成一第一应变条层，具有和该第一晶格常数大体上不同之第二晶格常数；及形成一第二应变条层于该第一应变条层上，其中该第二应变条层具有和该第一和第二晶格常数大体上不同之第三晶格常数，该第一应变条层之顶部表面低于该闸极介电之底部表面。如申请专利范围第23项所述之半导体结构之制造方法，其中形成该第一和第二应变条层之步骤包括：形成一闸极间隙壁于该闸极堆叠之侧壁；形成一第一凹槽，于该半导体基底中且连接该闸极间隙壁；扩张该第一凹槽以于该半导体基底中形成一第二凹槽，该第二凹槽之至少一部份系位于该闸极间隙壁下，且形成该第一和第二凹槽之步骤的制程条件不同；及于该第一和第二凹槽中磊晶成长半导体材料。如申请专利范围第24项所述之半导体结构之制造方法，其中形成该第一凹槽之步骤包括非等向性蚀刻该半导体基底。如申请专利范围第24项所述之半导体结构之制造方法，其中形成该第二凹槽之步骤包括热蚀刻(thermal etching)，其中该热蚀刻制程不包含使用电浆。如申请专利范围第24项所述之半导体结构之制造方法，其中形成该第二凹槽之步骤包括使用HCl为蚀刻气体。如申请专利范围第24项所述之半导体结构之制造方法，其中形成该第二凹槽之步骤系在和该磊晶成长半导体材料步骤同环境下进行。如申请专利范围第28项所述之半导体结构之制造方法，其中形成该第二凹槽之步骤更包括使用氢作为制程气体。如申请专利范围第23项所述之半导体结构之制造方法，其中该闸极介电、该闸电极和该应变条系为一金氧半导体元件之部份，且该MOS元件之通道系沿该半导体基底之(1、1、0)方向延伸。如申请专利范围第23项所述之半导体结构之制造方法，其中该倾斜侧壁之斜率为一段式。如申请专利范围第23项所述之半导体结构之制造方法，其中该倾斜侧壁之斜率为两段式。如申请专利范围第23项所述之半导体结构之制造方法，其中该应变条系由SiGe或SiC所组成。如申请专利范围第23项所述之半导体结构之制造方法，其中该应变条之倾斜侧壁的倾斜角度大体上大于15°。一种半导体结构之制造方法，包括：提供一半导体基底；形成一闸极堆叠于该半导体基底上；形成一闸极间隙壁于该闸极堆叠之侧壁；于该半导体基底中非等向性的形成一邻近该闸极间隙壁之第一凹槽；藉由一蚀刻制程，扩大该第一凹槽，以于该半导体基底中形成一第二凹槽，其中该蚀刻制程之步骤不使用电浆，且其中该第二凹槽延伸至该闸极堆叠下；及于该第一凹槽和该第二凹槽中成长一应变条。如申请专利范围第35项所述之半导体结构之制造方法，其中形成该第一凹槽之步骤有开启电浆。如申请专利范围第35项所述之半导体结构之制造方法，其中蚀刻该第二凹槽之步骤包括使用HCl作为蚀刻气体。如申请专利范围第35项所述之半导体结构之制造方法，其中成长该应变条之步骤包括：顺应性的成长一第一应变条层于该第一和第二凹槽中，其中该第一应变条层之顶部表面低于该闸极间隙壁之底部表面；及于该第一应变条层上成长一第二应变条层，其中该第一应变条层和该第二应变条层之晶格常数大体上不同。如申请专利范围第38项所述之半导体结构之制造方法，其中该第二应变条层之锗原子百分比低于该第一应变条层之锗原子百分比。如申请专利范围第35项所述之半导体结构之制造方法，其中成长该应变条之步骤包括：非顺应性的成长一第一应变条层于该第一和第二凹槽中；及于该第一应变条层上成长一第二应变条层，其中该第一应变条层和该第二应变条层之晶格常数大体上不同。如申请专利范围第40项所述之半导体结构之制造方法，其中该第二应变条层之锗原子百分比高于该第一应变条层之锗原子百分比。如申请专利范围第35项所述之半导体结构之制造方法，其中形成该第二凹槽和成长该应变条系在同一环境下进行。如申请专利范围第42项所述之半导体结构之制造方法，其中形成该第二凹槽中同时进行一烘乾步骤。如申请专利范围第43项所述之半导体结构之制造方法，其中在形成该第二凹槽之步骤中，该环境系导入氢气。一种金氧半导体(MOS)元件，包括：一半导体基底；一闸极介电，位于该半导体基底上；一闸电极，位于该闸极介电上；一闸极间隙壁，位于该闸电极之侧壁；一第一应变条，位于该闸电极下方且邻近该闸电极之一凹槽中，其中该第一应变条具有位于该闸极间隙壁下之侧壁，部分该侧壁大体上是平直和倾斜的，其中该第一应变条包括第一原子百分比之锗，且具有一上表面，该上表面低于该闸电极之底部表面；及一第二应变条，位于该凹槽中，其中该第二应变条包括第二原子百分比之锗，该第二原子百分比不同于该第一原子百分比。 |
