| 主权项 |
一种配线电路基板，藉由将裸晶片之电极直接连接至该配线电路基板以用来安装积体电路之裸晶片，其特征为：待安装之裸晶片系包括以依照Z字形的尖峰之交错排列图案形成于该裸晶片的一个连接表面之复数个电极，其中各电极的外形系一边的尺寸大约为15μm至100μm的方形形状；该配线电路基板系包括裸露形成且呈条纹图案在与该Z字形的前进方向大致垂直的方向延伸之条状导体，使各个导体可直接连接至裸晶片的各电极；各条状导体在与各电极对应的位置形成端部，而由交错排列的长端部与短端部形成条纹图案的端部；以及具有长端部部分之条状导体系包括如下之部分(A)，此部分(A)具有比与部分(A)的两端相邻的部分的宽度窄之宽度：(A)具有长端部之条状导体的纵向上之一区段，该区段包括将与短端部连接之电极在条状导体的宽度方向平行移动至具有长端部之条状导体上的位置时，与该电极重叠之区域，且该区段于纵向上比该区域大0.1μm至100μm。如申请专利范围第1项之配线电路基板，其中上述之部分(A)整体具有相同的宽度并且该宽度在部分(A)与相邻的部分间的边界变小而形成阶段。如申请专利范围第1项之配线电路基板，其中上述部分(A)系包括：具有从两端向中心逐渐递减的宽度之部分。如申请专利范围第3项之配线电路基板，其中上述部分(A)具有从两端向中心逐渐递减的宽度，且其宽度在该中心处最小，使边缘之轮廓形成内曲的圆弧。如申请专利范围第1项之配线电路基板，其中该待安装之裸晶片系为具有方形形状之半导体元件的裸晶片，并且该电极系以依照Z字形的尖峰之交错排列图案形成于该裸晶片之一个连接表面的外围上。如申请专利范围第5项之配线电路基板，其中当裸晶片安装于配线电路基板上时，该条状导体图案系形成在该裸晶片所占据之区域的外部上，并且各条状导体的端部进入该占据区域并朝向该占据区域之中心而终止。如申请专利范围第5项之配线电路基板，其中当裸晶片安装于该配线电路基板上时，该条状导体图案系形成在该裸晶片所占据之区域的中心内，并且各条状导体的端部朝向该区域的外部而在该占据区域的周围终止。如申请专利范围第1项之配线电路基板，其中各条状导体系形成为使得条纹图案具有5μm至70μm之条纹宽度及20μm至100μm之节距者。 |
