| 主权项 |
一种测试装置，用以测试多个被测试元件，上述多个被测试元件为多个被测试记忆体，该测试装置包括：资料输入输出部，连接着上述多个被测试元件各自的资料输入输出端子，用以与各个上述资料输入输出端子之间授受资料；资料供给部，经由上述资料输入输出部向上述多个被测试元件并列供给测试资料；写入控制部，控制对上述多个被测试元件并列写入上述测试资料，其控制方式为与上述测试资料的供给同步地向上述多个被测试元件并列供给写入赋能信号，并分别对上述多个被测试元件并列写入上述测试资料；读出控制部，自上述多个被测试元件分别依次读出上述测试资料，其控制方式为对上述多个被测试元件分别排他地供给读出赋能信号，并经由上述资料输入输出部，分别自上述多个被测试元件依次读出上述测试资料；指令供给部，向上述多个被测试元件并列供给读出指令，上述读出指令是指示读出分别写入至上述多个被测试元件中的上述测试资料；比较部，将分别自各个上述被测试元件依次读出的上述测试资料与期望值进行比较；多个储存部，分别与上述多个被测试元件相对应而设置，用以储存上述比较部所输出的比较结果；以及选择部，根据上述读出赋能信号，由上述多个储存部中，选择上述读出控制部已供给上述读出赋能信号的上述被测试元件相对应的上述储存部，并将上述比较部所输出的比较结果写入至所选择的上述储存部中。如申请专利范围第1项所述之测试装置，其中上述资料输入输出部与上述多个被测试记忆体的资料输入输出端子汇流排连接。如申请专利范围第2项所述之测试装置，其中上述多个被测试记忆体分别针对一个上述读出指令输出一记忆体块的多个上述测试资料，上述读出控制部向上述多个被测试记忆体并列供给读出指令，并对各个上述被测试记忆体依次供给上述读出赋能信号，以自上述多个被测试记忆体中同时读出一记忆体块的上述测试资料。如申请专利范围第3项所述之测试装置，其中上述多个储存部分别包括不良块储存部，用以储存所对应的上述被测试记忆体所具有的多个记忆体块各自的良否资讯，于向上述多个被测试记忆体中并列写入上述测试资料时，上述写入控制部自多个上述不良块储存部分别读出对应于写入位址的记忆体块的良否资讯，当自上述不良块储存部中读出对应于写入位址的记忆体块为不良的良否资讯时，对所对应的上述被测试记忆体屏蔽上述写入赋能信号，以禁止对该被测试记忆体进行写入。如申请专利范围第4项所述之测试装置，其中上述多个不良块储存部分别设置为，与接受记忆体位址的输入而对该记忆体位址读写上述良否资讯的不良块记忆体内的互不相同的位址相对应的资料区域，上述选择部根据上述读出控制部已对哪个上述被测试记忆体供给上述读出赋能信号，来变更供给至上述不良块记忆体的记忆体位址，以向与该被测试记忆体相对应的上述资料区域写入上述比较结果。如申请专利范围第5项所述之测试装置，其中在向上述多个被测试记忆体中并列写入上述测试资料时，上述写入控制部分别对上述多个被测试记忆体，将储存有上述良否资讯的记忆体位址依次供给至上述不良块记忆体，并依次读出上述良否资讯。如申请专利范围第4项所述之测试装置，其中上述资料输入输出部包括设定暂存器，用以对应于各个上述被测试记忆体，设定上述资料输入输出部所具有的多个测试装置侧输入输出端子中，哪个上述测试装置侧输入输出端子与该被测试记忆体连接，上述比较部针对各个上述多个被测试记忆体，在经由设定为连接着该被测试记忆体的任一上述测试装置侧输入输出端子，读出的上述测试资料与期望值不一致时，输出表示该被测试记忆体为不良的上述良否资讯。一种测试方法，用以测试多个被测试元件，上述多个被测试元件为多个被测试记忆体，该测试方法包括：向上述多个被测试元件各自的资料输入输出端子并列供给测试资料；与上述测试资料的供给同步地向上述多个被测试元件并列供给写入赋能信号，并分别对上述多个被测试元件并列写入上述测试资料；对上述多个被测试元件分别排他地供给读出赋能信号，并分别自上述多个被测试元件依次读出上述测试资料；向上述多个被测试元件并列供给读出指令，指示读出分别写入至上述多个被测试元件中的上述测试资料；将分别自各个上述被测试元件依次读出的上述测试资料与期望值进行比较；将上述比较结果分别储存至与上述多个被测试元件相对应的多个储存部；以及根据上述读出赋能信号，选择与已供给上述读出赋能信号之上述被测试元件相对应的上述储存部，并将上述比较结果写入至所选择的上述储存部中。 |
