| 摘要 |
Устройство хранения и передачи данных с исправлением ошибок в байте информации и обнаружением ошибок в байтах информации, содержащие узел памяти, входной блок кодирования, выходной блок кодирования, блок вычисления синдрома ошибки, дешифратор, коммутатор, блок коммутаторов, корректор, блок корректоров, отличающееся тем, что оно дополнительно содержит первый блок элементов ИЛИ, второй блок элементов ИЛИ, инвертор, элемент И, блок элементов И, вход установки устройства в нулевое состояние, вход записи, вход считывания, адресные входы, двадцатичетырехразрядные информационные входы, вход синхронизации, информационные выходы, выход сигнала «ошибка», вход установки в нулевое состояние, вход записи, вход считывания, адресные входы, подключены соответственно к первому, второму, третьему и четвертому входам узла памяти, вход синхронизации подключен к пятому входу узла памяти и к первому входу блока элементов И, информационные входы подключены к шестым входам узла памяти и к входам входного блока кодирования, который формирует значения контрольных разрядов r1, r2, r3, r4, r5, r6, r7, r8 путем сложения по модулю 2 информационных символов x1, x2, x3, z1, z2, z3, a1, а2, а3, c1, c2, c3, e1 е2 е3, f1 f2 f3, g1 g2 g3, h1 h2 h3, поступающих на входы входного блока кодирования, в соответствии с правилом: r1=x1⊕z1 ⊕а1 ⊕c1 ⊕e1⊕fi ⊕g1⊕h1; r2=x2⊕z2 ⊕а2 ⊕c2⊕e2⊕f2 ⊕g2⊕h2; r3=х3⊕z3⊕а3⊕с3⊕е3⊕f3⊕g3⊕h3; r4=x1⊕ z3⊕ а2⊕ а3⊕ с2⊕ e1⊕ е3⊕ f1⊕ f2⊕ g1⊕ g2⊕ g3; r5=x2⊕ x3⊕ z1⊕ а3⊕ c1⊕ с3⊕ е1⊕ е2⊕ f2⊕ g1⊕ g2⊕ g3; r6=x3⊕ z2⊕ z3⊕ a1⊕ c1⊕ c2⊕ e2⊕ f1⊕ f3⊕ g1⊕ g2⊕ g3; r7=x3⊕ z3⊕ а1⊕ а3⊕ c2⊕ e1⊕ f2⊕ g1⊕ g2⊕ g3; r8=x1⊕ x2⊕ z2⊕ a2⊕ а3⊕ c3⊕ е3⊕ f2⊕ f3⊕ g1⊕ g2⊕ g3, которые поступают на седьмые входы узла памяти, информационные выходы узла памяти подключены соо� |
