发明名称 |
存储在非易失性存储器中的数据的完整性控制 |
摘要 |
本发明涉及一种具有多个非易失性存储单元的存储器的写控制器(10)、一种具有多个非易失性存储单元的存储器的读控制器、一种组合的写/读控制器、一种包括具有多个非易失性存储单元的存储器的固态设备、一种用于将二进制编码写入非易失性存储器的编程器设备、一种用于将包括至少一个输入比特的数据写入具有非易失性存储单元的存储器的方法、以及一种用于控制包括至少一个存储在存储器的非易失性存储单元中的输入比特的数据的完整性的方法。本发明提供对发生在非易失性存储器的内容上的改变的可靠检测。本发明的基本原理是用至少一个校验比特扩展存储在非易失性存储器中的信息。校验比特被分配给一个编码比特,或分配给多个编码比特中的每一个。该分配最好用于存储输入和编码比特的存储器单元的分配中。 |
申请公布号 |
CN1799104B |
申请公布日期 |
2011.07.13 |
申请号 |
CN200480015371.1 |
申请日期 |
2004.05.26 |
申请人 |
NXP股份有限公司 |
发明人 |
罗伯特·约赫姆森;尼古拉斯·兰贝特;威廉默斯·F·J·丰蒂恩;阿德里安努斯·J·M·德尼森 |
分类号 |
G11C11/16(2006.01)I |
主分类号 |
G11C11/16(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
王波波 |
主权项 |
具有多个非易失性存储单元(50,52,62,64,82,84)的存储器(60,70,80,90,100)的写控制器(10),包括输入部分(12),用于接收具有至少一个将被写入所述存储器的输入比特的输入数据,并且所述写控制器(10)适于根据所述输入数据产生输出数据和分配的地址信息,其中,所述输出数据包括所述输入数据和多个分配给所述输入比特的校验比特,所述多个校验比特具有与所述输入比特的值互补的值,以及其中,所述地址信息将所述多个校验比特分配给存储单元(62),存储单元(62)中的每一校验比特被分配给存储单元(64)中所存储的各自相应的输入比特。 |
地址 |
荷兰艾恩德霍芬 |