发明名称 Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen
摘要 Fehleranalyseverfahren zum Annehmen eines Fehlerortes in einem Halbleiter-IC (CUT), welches die Schritte aufweist: Anlegen einer vorbestimmten Leistungsquellen-Spannung an den Halbleiter-IC (CUT); Zuführen einer Prüfmusterfolge mit mehreren sich ändernden Prüfmustern zu den Signaleingängen des Halbleiter-ICs (CUT); Speichern von in dem Halbleiter-IC (CUT) enthaltenen zu prüfenden Schaltungspunkten, deren elektrisches Potential sich infolge von Änderungen eines der zugeführten Prüfmuster ändern muss; Messen eines sich aufgrund der Änderungen des Prüfmusters ergebenden Leistungsquellen-Einschwingstroms, der von dem Halbleiter-IC (CUT) aufgenommen wird, und Bestimmen, ob der Leistungsquellen-Einschwingstrom gegenüber einem fehlerfreien Halbleiter-IC eine Anomalität zeigt oder nicht; und Annehmen eines Fehlerortes in dem Halbleiter-IC (CUT) anhand der, für mindestens eine Prüfmusterfolge, bei deren Änderung der Leistungsquellen-Einschwingstrom eine Anomalität zeigt, gespeicherten Schaltungspunkte, durch logische Auswahl eines dieser Schaltungspunkte.
申请公布号 DE10191490(B4) 申请公布日期 2011.07.07
申请号 DE20011091490 申请日期 2001.04.04
申请人 ADVANTEST CORP. 发明人 ISHIDA, MASAHIRO;YAMAGUCHI, TAKAHIRO;HASHIMOTO, YOSHIHIRO
分类号 G01R31/26;G01R31/28;G01R31/02;G01R31/30;G01R31/3177;G01R31/3181 主分类号 G01R31/26
代理机构 代理人
主权项
地址