基于FPGA和高精度延迟技术的纳秒数字延时同步机

摘要

本实用新型涉及一种纳秒数字延时同步机，特别是涉及一种基于FPGA和高精度延迟技术的纳秒数字延时同步机。目的是为了解决物理实验过程中多台仪器设备之间时序同步问题以及多路同步延时调节精度达到1ns的指标，采用一种新型的基于可编程逻辑阵列(FPGA)和高精度可编程延迟芯片相结合的方案设计纳秒数字延时同步机，提高了纳秒数字延时同步机的集成度和延时精度，保证设备之间的时序同步问题。本实用新型技术方案：包括微处理器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块，FPGA控制模块包含脉冲成形电路模块、时序控制电路模块、计数延迟电路模块。本实用新型应用于高精度时序同步控制领域。

主权项

一种基于FPGA和高精度延迟技术的纳秒数字延时同步机，其特征在于包括微处理器、外触发电路模块、FPGA控制模块、高精度可编程延迟电路模块、信号放大电路模块，FPGA控制模块包含脉冲成形电路模块、时序控制电路模块、技术延迟电路模块，微处理器分别与FPGA控制模块和高精度可编程延迟电路模块相连，时序控制电路模块、计数延迟电路模块、高精度控可编程制模块、信号放大电路模块顺序电连接，外触发电路模块、脉冲成形电路模块、时序控制电路模块输入端顺序电连接，微处理器与高精度可编程延迟电路模块电连接。