| 主权项 |
一种制造一半导体发光元件(Semiconductor light-emitting device)的方法，包含下列步骤：(a)制备一基板(Substrate)；(b)形成一多层结构(Multi-layer structure)于该基板上，该多层结构包含一发光区(Light-emitting region)；(c)形成一最顶层(Top-mostlayer)于该多层结构上；(d)形成一蚀刻阻抗层(Etching-resistant layer)，该蚀刻阻抗层大体上覆盖该最顶层，致使该最顶层之边界(Boundary)外露，该蚀刻阻抗层之边界呈现一第一图案(Pattern)；(e)蚀刻该最顶层之该外露的边界；(e-1)缩减该蚀刻阻抗层之该边界，致使该蚀刻阻抗层之该边界呈现一第二图案；以及(e-2)再次蚀刻该最顶层之该外露的边界；其中该最顶层之侧壁的表面型态系与该第一图案及该第二图案相关，且该第一图案与该第二图案的轮廓不同；(f)移除该蚀刻阻抗层；以及(g)于该最顶层上形成至少一个电极。如申请专利范围第1项所述之方法，其中该最顶层系由一铟锡氧化物(ITO)或一氧化锌(ZnO)所形成。如申请专利范围第1项所述之方法，其中该发光区包含选自由一PN-接合(PN-junction)、一双异质接合(double hetero-junction)以及一多重量子井(Multiple quantum well)所组成之一群组中之其一。如申请专利范围第1项所述之方法，其中该蚀刻阻抗层系由一矽氧化物(Silicon oxide)或一光阻材料(Photo-resist material)所形成。如申请专利范围第1项所述之方法，其中该蚀刻阻抗层系由选自由镍(Nickel)以及铝(Al)所组成之一群组中之其一所形成。如申请专利范围第5项所述之方法，其中该蚀刻阻抗层之具有该第一图案之该边界系藉由一退火(Annealing)制程所形成。如申请专利范围第1项所述之方法，其中该基板系由选自由矽(Si)、氮化镓(GaN)、氮化铝(AlN)、蓝宝石(Sapphire)、尖晶石(Spinnel)、碳化矽(SiC)、砷化镓(GaAs)、三氧化二铝(Al2O3)、二氧化锂镓(LiGaO2)、二氧化锂铝(LiAlO2)、四氧化镁二铝(MgAl2O4)以及一导电材料所组成之一群组中之其一所形成。如申请专利范围第1项所述之方法，其中该基板之侧壁呈现与一第三图案相关之表面型态。如申请专利范围第1项所述之方法，其中该多层结构之侧壁呈现与一第四图案相关之表面型态。一种半导体发光元件(Semiconductor light-emitting device)，包含：一基板(Substrate)；一多层结构(Multi-layer structure)，该多层结构系形成于该基板上并且包含一发光区(Light-emitting region)；一最顶层(Top-mostlayer)，该最顶层系形成于该多层结构上，该最顶层之侧壁(Sidewall)之下部份呈现一第一表面型态(Surface morphology)，该第一表面型态系与一第一图案(Pattern)相关，其中该最顶层之该侧壁之上部份呈现一第二表面型态，该第二表面型态系与一第二图案相关，而该第一图案与该第二图案的轮廓不同；以及至少一个电极，该至少一个电极系形成于该最顶层上。如申请专利范围第10项所述之半导体发光元件，其中该最顶层系由一铟锡氧化物(ITO)或一氧化锌(ZnO)所形成。如申请专利范围第10项所述之半导体发光元件，其中该发光区系包含选自由一PN-接合(PN-junction)、一双异质接合(double hetero-junction)以及一多重量子井(Multiple quantum well)所组成之一群组中之其一。如申请专利范围第10项所述之半导体发光元件，其中该基板系由选自由矽(Si)、氮化镓(GaN)、氮化铝(AlN)、蓝宝石(Sapphire)、尖晶石(Spinnel)、碳化矽(SiC)、砷化镓(GaAs)、三氧化二铝(Al2O3)、二氧化锂镓(LiGaO2)、二氧化锂铝(LiAlO2)、四氧化镁二铝(MgAl2O4)以及一导电材料所组成之一群组中之其一所形成。如申请专利范围第10项所述之半导体发光元件，其中该最顶层之该侧壁之该第一表面型态系利用一蚀刻阻抗层(Etcing-resiatant layer)而形成，该蚀刻阻抗层之边界呈现该第一图案。如申请专利范围第10项所述之半导体发光元件，其中该蚀刻阻抗层系由一矽氧化物(Silicon oxide)或一光阻材料(Photo-resist material)所形成。如申请专利范围第10项所述之半导体发光元件，其中该蚀刻阻抗层系由选自由镍(Nickel)以及铝(Al)所组成之一群组中之其一所形成。如申请专利范围第16项所述之半导体发光元件，其中该蚀刻阻抗层之具有该第一图案之该边界系藉由一退火(Annealing)制程形成。如申请专利范围第10项所述之半导体发光元件，其中该基板之侧壁呈现与一第三图案相关之表面型态。如申请专利范围第10项所述之半导体发光元件，其中该多层结构之侧壁呈现与一第四图案相关之表面型态。 |
