| 主权项 |
一种移位暂存器，包括：a.一起始脉冲输入线，用以提供一起始脉冲；b.一第一信号线，用以提供一第一时脉信号；c.一第二信号线，用以提供一第二时脉信号；d.一第三信号线，用以提供一第三时脉信号；e.一第四信号线，用以提供一第四时脉信号；以及f.复数级{Sj}，j＝1,2,...,N，N为一正整数，其中上述第j级Sj包括：(i).一第一至第四输入端，其中当j为奇数时，上述第一至第四输入端系分别电性耦接至上述第一、第二、第三以及第四信号线，用以分别接收上述第一、第二、第三以及第四时脉信号，且当j为偶数时，上述第一至第四输入端系分别电性耦接至上述第三、第四、第一以及第二信号线，用以分别接收上述第三、第四、第一以及第二时脉信号；(ii)一第五输入端，用以接收一输入信号；(iii)一第一输出端，电性耦接至对应之一闸极线，用以提供一闸极驱动信号至回应上述输入信号以及上述第一至第四时脉信号之上述闸极，其中上述闸极驱动信号系从上述输入信号开始偏移；以及(iv)一第二输出端，用以提供具有一频率与一相位大体相同于上述闸极驱动信号之频率与相位的一输出信号；其中复数级{Sj}系电性串接，如此一来上述第一级S1之上述第五输入端系电性耦接至上述起始脉冲输入线，用以接收上述起始脉冲，且上述第i级Si(i＝2,3,...,N)之上述第五输入端系电性耦接至上述第i－1级Si－1之上述第二输出端，用以接收对应于上述第二输出端之一输出信号。如申请专利范围第1项所述之移位暂存器，其中每个上述第一至第四时脉信号系以频率与相位为特征，其中上述第一时脉信号之频率与上述第三时脉信号之频率为相同，且上述第一时脉信号之相位与上述第三时脉信号之相位为反相，且其中上述第二时脉信号之频率与上述第四时脉信号之频率为相同，且上述第二时脉信号之相位与上述第四时脉信号之相位为反相。如申请专利范围第2项所述之移位暂存器，其中上述第一时脉信号之频率系大于上述第二时脉信号之频率。如申请专利范围第1项所述之移位暂存器，更包括一参考线，用以提供一供应电压至上述第j级Sj，j＝1,2,...,N。如申请专利范围第4项所述之移位暂存器，其中上述第j级Sj(j＝1,2,...,N)更包括一第六输入端，电性耦接至上述参考线，用以接收上述供应电压。如申请专利范围第5项所述之移位暂存器，其中上述第j级Sj更包括：a.一输入电晶体M1，具有电性耦接至上述第五输入端之一闸极，电性耦接至一节点1之一源极以及电性耦接至一节点5之一汲极，其中上述节点1系电性耦接至上述第五输入端；b.一第一放电电晶体M5，具有电性耦接至一节点4之一闸极，电性耦接至上述第六输入端之一源极以及电性耦接至上述节点5之一汲极；c.一第一放电控制电路，包括复数电晶体M2,M3,M4与M6，每个上述电晶体M2,M3,M4与M6皆具有闸极、源极与汲极，其中上述电晶体M2之闸极与汲极系电性耦接至上述第四输入端，且上述电晶体M2之源极系电性耦接至一节点7；其中上述电晶体M3之闸极、源极与汲极系分别电性耦接至上述节点1、上述第六输入端以及上述节点7；其中上述电晶体M4之闸极、源极与汲极系分别电性耦接至一节点14、上述第六输入端以及一节点6，且上述节点6系电性耦接至上述节点7与节点4；以及其中上述电晶体M6之闸极、源极与汲极系分别电性耦接至上述第二输入端、上述第六输入端以及上述节点4；d.一第二放电控制电路，包括复数电晶体M7,M8,M9与M11，每个上述电晶体M7,M8,M9与M11皆具有闸极、源极与汲极，其中上述电晶体M7之闸极与汲极系电性耦接至上述第二输入端，且上述电晶体M7之源极系电性耦接至一节点9；其中上述电晶体M8之闸极、源极与汲极系分别电性耦接至上述节点1、上述第六输入端以及上述节点9；其中上述电晶体M9之闸极、源极与汲极系分别电性耦接至上述节点14、上述第六输入端以及一节点8，其中上述节点8系电性耦接至上述节点9；以及其中上述电晶体M11之闸极、源极与汲极系分别电性耦接至上述第四输入端IN4、上述第六输入端以及一节点11，其中上述节点11系电性耦接至上述节点9；e.一第二放电电晶体M10，具有电性耦接至上述节点8之闸极，电性耦接至上述第六输入端之源极以及电性耦接至一节点10之汲极，其中上述节点10系电性耦接至上述节点5；f.一拉高电晶体M13，具有电性耦接至上述节点10之闸极，电性耦接至一节点15之源极以及电性耦接至一节点13之汲极，其中上述节点15系电性耦接至上述节点14与上述第一输出端，且上述节点13系电性耦接至上述第一输入端；g.一电晶体M12，具有电性耦接至上述节点10之闸极，电性耦接至上述第二输出端之源极以及电性耦接至上述节点13之汲极；以及h.一电晶体M15，具有电性耦接至上述第三输入端之闸极，电性耦接至上述节点15之源极以及电性耦接至上述第六输入端之汲极。如申请专利范围第6项所述之移位暂存器，其中上述第j级Sj(j＝1,2,...,N)更包括：a.一第七输入端；以及b.一电晶体M14，具有电性耦接至上述第七输入端之闸极，电性耦接至上述第六输入端之源极以及电性耦接至上述节点14之汲极。如申请专利范围第7项所述之移位暂存器，其中对上述第i级Si(j＝1,2,...,N－1)来说，上述第i级Si之上述第七输入端系用以接收下一级Si＋1之一输出信号。如申请专利范围第7项所述之移位暂存器，其中上述电晶体M1至M15中之至少一者包括一场效薄膜电晶体。如申请专利范围第6项所述之移位暂存器，其中上述拉高电晶体M13可由上述第一时脉信号所控制。如申请专利范围第10项所述之移位暂存器，其中上述第一放电控制电路与上述第二放电控制电路可由上述第二时脉信号所控制。一种移位暂存器，用以产生连续驱动复数闸极线之复数信号，包括复数级{Sj},(j＝1,2,...,N)，N系为一正整数，其中上述第j级Sj包括：a.一第一至第六输入端；b.一第一输出端以及一第二输出端；c.一输入电晶体M1，具有电性耦接至上述第五输入端之闸极，电性耦接至节点1之源极以及电性耦接至节点5之汲极，其中上述节点1系电性耦接至上述第五输入端；d.一第一放电电晶体M5，具有电性耦接至一节点4之闸极，电性耦接至上述第六输入端之源极以及电性耦接至上述节点5之汲极；e.一第一放电控制电路，包括复数电晶体M2,M3,M4与M6，每个上述电晶体M2,M3,M4与M6皆具有闸极、源极以及汲极，其中上述电晶体M2之闸极与汲极系电性耦接至上述第四输入端，且上述电晶体M2之源极系电性耦接至一节点7；其中上述电晶体M3之闸极、源极与汲极系分别电性耦接至上述节点1、上述第六输入端以及上述节点7；其中上述电晶体M4之闸极、源极与汲极系分别电性耦接至一节点14、上述第六输入端以及一节点6，且上述节点6系电性耦接至上述节点7与节点4；以及其中上述电晶体M6之闸极、源极与汲极系分别电性耦接至上述第二输入端、上述第六输入端以及上述节点4；f.一第二放电控制电路，包括复数电晶体M7,M8,M9与M11，每个上述电晶体M7,M8,M9与M11皆具有闸极、源极与汲极，其中上述电晶体M7之闸极与汲极系电性耦接至上述第二输入端，且上述电晶体M7之源极系电性耦接至一节点9；其中上述电晶体M8之闸极、源极与汲极系分别电性耦接至上述节点1、上述第六输入端以及上述节点9；其中上述电晶体M9之闸极、源极与汲极系分别电性耦接至上述节点14、上述第六输入端以及一节点8，其中上述节点8系电性耦接至上述节点9；以及其中上述电晶体M11之闸极、源极与汲极系分别电性耦接至上述第四输入端、上述第六输入端IN6以及一节点11，其中上述节点11系电性耦接至上述节点9；g.一第二放电电晶体M10，具有电性耦接至上述节点8之闸极，电性耦接至上述第六输入端之源极以及电性耦接至一节点10之汲极，其中上述节点10系电性耦接至上述节点5；h.一拉高电晶体M13，具有电性耦接至上述节点10之闸极，电性耦接至一节点15之源极以及电性耦接至一节点13之汲极，其中上述节点15系电性耦接至上述节点14与上述第一输出端，且上述节点13系电性耦接至上述第一输入端；i.一电晶体M12，具有电性耦接至上述节点10之闸极，电性耦接至上述第二输出端之源极以及电性耦接至上述节点13之汲极；以及j.一电晶体M15，具有电性耦接至上述第三输入端之闸极，电性耦接至上述节点15之源极以及电性耦接至上述第六输入端之汲极，其中上述复数级{Sj}系电性串接，上述第一级S1之上述第五输入端系电性耦接至一起始脉冲输入线，用以接收一起始脉冲信号，且上述第i级Si(i＝2,3,...,N)之上述第五输入端系电性耦接至上述第i－1级Si－1之上述第二输出端，用以接收对应至上述第二输出端之一输出信号。如申请专利范围第12项所述之移位暂存器，其中上述第j级Si之每个上述第一至第四输入端系用以接收一第一至第四时脉信号之一对应信号。如申请专利范围第13项所述之移位暂存器，其中上述第一时脉信号之频率与上述第三时脉信号之频率为相同，且上述第一时脉信号之相位与上述第三时脉信号之相位为反相，且其中上述第二时脉信号之频率与上述第四时脉信号之频率为相同，且上述第二时脉信号之相位与上述第四时脉信号之相位为反相。如申请专利范围第14项所述之移位暂存器，其中上述第一时脉信号之频率系大于上述第二时脉信号之频率。如申请专利范围第15项所述之移位暂存器，其中上述第j级Sj之上述拉高电晶体M13可由上述第一时脉信号所控制。如申请专利范围第16项所述之移位暂存器，其中上述第j级Sj之上述第一放电控制电路与上述第二放电控制电路可由上述第二时脉信号所控制。如申请专利范围第13项所述之移位暂存器，其中上述第j级Sj之上述第六输入端系用以接收一供应电压。如申请专利范围第18项所述之移位暂存器，其中上述第j级Sj之上述第一输出端系用以提供一闸极驱动信号至回应上述第一至第四时脉信号与一输入信号之一对应闸极线。如申请专利范围第19项所述之移位暂存器，其中上述闸极驱动信号系从上述第五输入端所接收之上述输入信号开始偏移。如申请专利范围第20项所述之移位暂存器，其中上述第j级Sj之上述第二输出端系用以提供频率与相位大体与上述闸极驱动信号之频率与相位相同之一输出信号。如申请专利范围第21项所述之移位暂存器，其中上述第j级Sj(j＝1,...,N)更包括：a.一第七输入端；以及b.一电晶体M14，具有电性耦接至上述第七输入端之闸极，电性耦接至上述第六输入端之源极以及电性耦接至上述节点14之汲极。如申请专利范围第22项所述之移位暂存器，其中对上述第i级Si(j＝1,2,...,N－1)来说，上述第i级Si之上述第七输入端系用以接收下一级Si＋1之一输出信号。如申请专利范围第22项所述之移位暂存器，其中上述电晶体M1至M15之至少一者包括一场效薄膜电晶体。一种驱动方法，适用于一移位暂存器，上述移位暂存器具有电性串接之复数级{Sj},(j＝1,2,...,N)，N系为一正整数，包括：a.提供一起始脉冲信号SP至上述复数级{Sj}之第一级；b.提供具有一第一频率f1之一第一时脉信号对CLK1与XCLK1至上述复数级{Sj}；c.提供具有一第二频率f2之一第二时脉信号对CLK2与XCLK2至上述复数级{Sj}，其中上述第二频率f2系不同于上述第一频率f1；以及d.产生回应上述起始脉冲信号、上述第一时脉信号对CLK1与XCLK1以及上述第二时脉信号对CLK2与XCLK2之复数信号，其中每个上述复数信号系连续地从上述起始脉冲信号SP开始偏移。如申请专利范围第25项所述之驱动方法，其中上述第一频率f1系大于上述第二频率f2。如申请专利范围第25项所述之驱动方法，其中上述时脉信号CLK1之相位系为上述时脉信号XCLK1之相位的反相。如申请专利范围第25项所述之驱动方法，其中上述时脉信号CLK2之相位系为上述时脉信号XCLK2之相位的反相。一种移位暂存器，包括：a.一提供装置，用以提供具有一第一频率f1之一第一时脉信号对CLK1与XCLK1，以及提供具有一第二频率f2之一第二时脉信号对CLK2与XCLK2，其中上述第二频率f2系不同于上述第一频率f1；以及b.一产生装置，用以产生回应一起始脉冲信号、上述第一时脉信号对CLK1与XCLK1以及上述第二时脉信号对CLK2与XCLK2之复数信号，其中每个上述复数信号系连续地从上述起始脉冲信号开始偏移。如申请专利范围第29项所述之移位暂存器，其中上述第一频率f1系大于上述第二频率f2。如申请专利范围第29项所述之移位暂存器，其中上述时脉信号CLK1之相位系为上述时脉信号XCLK1之相位的反相。如申请专利范围第29项所述之移位暂存器，其中上述时脉信号CLK2之相位系为上述时脉信号XCLK2之相位的反相。如申请专利范围第29项所述之移位暂存器，其中上述提供装置包括一延迟相位时脉信号产生器。如申请专利范围第29项所述之移位暂存器，其中上述产生装置包括复数级{Sj},(j＝1,2,...,N)，N系为一正整数，其中上述第j级Sj包括：a.一第一至第四输入端，每个上述输入端系用以接收上述第一时脉信号对CLK1与XCLK1以及上述第二时脉信号对CLK2与XCLK2之一者；b.一第五输入端，用以接收一输入信号；c.一第一输出端，用以输出回应上述时脉信号CLK1,CLK2,XCLK1与XCLK2以及上述输入信号之一闸极驱动信号；以及d.一第二输出端，用以输出具有频率与相位相同于上述闸极驱动信号之频率与相位之一输出信号，其中上述复数级系电性串接，上述第一级之上述第五输入端系电性耦接至一起始脉冲输入线，用以接收一起始脉冲信号，且上述其他级之上述第五输入端系电性耦接至前一级之上述第二输出端，用以接收上述第二输出端之一输出信号。 |
