发明名称 |
ARINC429总线信号编解码电路 |
摘要 |
本实用新型涉及一种ARINC429总线信号的编解码电路。本实用新型ARINC429总线信号编解码电路在FPGA上实现ARINC429通讯。采用“DEI1046+FPGA”的芯片组合实现ARINC429总线信号的接收解码,采用“DEI1072+FPGA”的芯片组合实现ARINC429总线信号的编码发送。通过硬件描述语言实现单通道的收发功能,然后在FPGA上进行多通道例化来实现多通道ARINC429通讯能力。本实用新型ARINC429总线通讯协议电路不仅实现了ARINC429总线信号与并行数字信号的转换,且无需使用专门的协议芯片,便于多通道集成,能够有效节约印制板面积。 |
申请公布号 |
CN201869205U |
申请公布日期 |
2011.06.15 |
申请号 |
CN201020619820.6 |
申请日期 |
2010.11.19 |
申请人 |
陕西千山航空电子有限责任公司 |
发明人 |
杨启勤;田军 |
分类号 |
H04L1/00(2006.01)I;H04L12/40(2006.01)I |
主分类号 |
H04L1/00(2006.01)I |
代理机构 |
中国航空专利中心 11008 |
代理人 |
杜永保 |
主权项 |
一种ARINC429总线信号编解码电路,其特征在于:作为发送信号转换芯片的DEI1072芯片与FPGA相接,作为接收信号转换芯片的DEI1046与FPGA相接,且共用与FPGA相接的数据总线,其中,所述FPGA芯片内集成有编码器、第一控制寄存器、并串转换器、数据缓冲器、解码器、串并转换器、第二控制寄存器,其中,编码器与并串转换器以及数据缓冲器顺次相接,同时,所述编码器、并串转换器以及数据缓冲器均与第一控制寄存器相连;所述解码器与串并转换器以及数据缓冲器顺次相接,同时,所述解码器、串并转换器以及数据缓冲器均与第二控制寄存器相连,而且第一控制寄存器、第二控制寄存器以及数据缓冲器均连接与一共同的数据总线后与处理器相接。 |
地址 |
723007 陕西省汉中市3号信箱 |