| 主权项 |
一种半导体元件的制造方法，包括：于一基底上定义多数个主动区；于该基底上形成一第一字元线与一第二字元线，该第一字元线与该第二字元线与该些主动区相互交错，且分别具有多数个相互对应的及相互对称的宽部与多数个相互对应的及相互对称的窄部，其中该些相互对应的窄部之间为一宽间隙，该些相互对应的宽部之间为一窄间隙；于该些窄间隙之该些主动区的该基底中形成多数个源极/汲极区；于该基底上形成一介电层；于该些窄间隙之该介电层中形成多数个位元线接触窗开口，裸露出该些源极/汲极区；以及于该些位元线接触窗开口中填入一导体材料，以形成多数个位元线接触窗。如申请专利范围第1项所述之半导体元件的制造方法，其中形成该介电层的方法包括化学气相沉积法。如申请专利范围第1项所述之半导体元件的制造方法，其中该介电层之材质包括硼磷矽玻璃或低介电常数材料。如申请专利范围第1项所述之半导体元件的制造方法，其中填入该导体材料于该些接触窗开口的步骤包括化学气相沉积法。如申请专利范围第1项所述之半导体元件的制造方法，其中该导体材料包括复晶矽。如申请专利范围第1项所述之半导体元件的制造方法，其中该半导体元件为一动态随机存取记忆元件。如申请专利范围第6项所述之半导体元件的制造方法，其中该动态随机存取记忆元件为一具深沟渠式电容器之动态随机存取记忆元件。一种半导体元件，包括：一基底，该基底具有多数个主动区；一第一字元线与一第二字元线位于该基底上，该第一字元线与该第二字元线与该些主动区相互交错，且分别具有多数个相互对应的及相互对称的宽部与多数个相互对应的及相互对称的窄部，其中该些相互对应的窄部之间为一宽间隙，该些相互对应的宽部之间为一窄间隙；多数个源极/汲极区位于该些窄间隙之该些主动区的该基底中；一介电层，位于该基底上且覆盖该第一字元线与该第二字元线；以及多数个位元线接触窗，位于该些窄间隙之该介电层中，电性连接该些源极/汲极区。如申请专利范围第8项所述之半导体元件，其中该介电层之材质包括硼磷矽玻璃或低介电常数材料。如申请专利范围第8项所述之半导体元件，其中该导体材料包括复晶矽。如申请专利范围第8项所述之半导体元件，其中位于该宽间隙之该介电层中不包含空孔。 |
