发明名称 在通用串列汇流排(USB)控制器中执行完全传送自动化之方法及装置
摘要
申请公布号 TWI343529 申请公布日期 2011.06.11
申请号 TW096151485 申请日期 2007.12.31
申请人 桑迪士克股份有限公司 发明人 刘保景;拉德哈克瑞许南 奈尔;保罗 拉萨
分类号 G06F13/42 主分类号 G06F13/42
代理机构 代理人 黄章典 台北市松山区敦化北路201号7楼;楼颖智 台北市松山区敦化北路201号7楼
主权项 一种在一通用串列汇流排(USB)控制器中实施完全传送自动化之方法,该方法包含:在一USB控制器处,自一主机接收一USB大量资料传送起始讯息;在一USB大量资料传送操作期间传送资料封包;及在该大量资料传送操作之一资料传送阶段期间,于该USB控制器之一主机介面模组与一后端模组之间,直接地交换关于该USB控制器内之一资料传送状态之硬体产生逻辑信号,其中于该USB控制器之该主机介面模组与该后端模组之间,该硬体产生的逻辑信号不被储存为中间资料。如请求项1之方法,其中交换硬体产生逻辑信号包含:在该USB大量资料传送操作期间,于该USB控制器之该后端模组中产生至少一个后端硬体逻辑信号,该后端硬体逻辑信号指示一缓冲记忆体将资料传送入或传送出一大量储存媒体的准备就绪;及在该USB控制器之该主机介面模组中产生至少一个主机介面模组硬体逻辑信号,其中在一USB大量资料传送读取或写入操作期间,该后端模组及该主机介面模组经组态以经由关于该USB控制器内之该资料传送状态之该后端硬体逻辑信号及该主机介面模组硬体逻辑信号彼此通信。如请求项2之方法,其中该USB大量资料传送读取或写入操作包含复数个分立部分中之资料的资料传送,该等分立部分中之每一者具有一固定长度,且其中该至少一个后端硬体逻辑信号包含该缓冲记忆体处理该复数个分立部分中之一者的准备就绪。如请求项3之方法,其中该缓冲记忆体包含具有一等于该固定长度之缓冲器大小的至少一个缓冲器。如请求项3之方法,其中产生至少一个后端硬体逻辑信号包含向该主机介面模组传达在一USB大量资料传送写入操作期间,至少一个缓冲器可用于接收该复数个分立部分中之一者。如请求项3之方法,其中该缓冲器包含一第一缓冲器及一第二缓冲器,该第一缓冲器及该第二缓冲器中之每一者具有一等于该固定长度之缓冲器大小,且其中产生至少一个后端硬体逻辑信号包含:在一USB大量资料传送写入操作期间该第一缓冲器及该第二缓冲器中仅有一个缓冲器可用于接收该复数个分立部分中之一者时,产生一第一缓冲器准备就绪硬体逻辑信号,及在一USB大量资料传送写入操作期间至少两个缓冲器可用于接收该复数个分立部分中之一者时,产生一第二缓冲器准备就绪硬体逻辑信号。如请求项6之方法,进一步包含回应于自该主机接收之一USB符记封包的接收,且基于自该后端模组接收之该第一缓冲器准备就绪硬体逻辑信号及该第二缓冲器准备就绪硬体逻辑信号,产生一USB交握讯息。如请求项4之方法,其进一步包含在一USB大量资料传送读取操作期间至少一个缓冲器可用于接收该复数个分立部分中之一者时,自该后端模组向该主机介面模组传输一缓冲器准备就绪硬体逻辑信号。如请求项8之方法,进一步包含回应于起始资料自该主机介面模组中之一FIFO缓冲器至该主机的传送,在一大量资料传送读取操作期间,自该主机介面模组向该后端模组传输一早期缓冲器释放硬体逻辑信号。如请求项9之方法,进一步包含回应于自该主机接收一确认交握符记,在一大量资料传送读取操作期间,自该主机介面模组向该后端模组传输一最终缓冲器释放硬体逻辑信号。如请求项9之方法,进一步包含:自该后端模组向该主机介面模组传输一缓冲器准备就绪硬体逻辑信号,该缓冲器准备就绪硬体逻辑信号指示在一USB大量资料传送读取操作期间,该至少一个缓冲器可用于传输该复数个分立部分中之一者;及若在该后端接收到该早期缓冲器释放硬体逻辑信号之后,该缓冲器准备就绪硬体信号指示该缓冲器之准备就绪,则在一大量资料传送读取操作期间,起始一自该缓冲记忆体至该FIFO缓冲器之一资料预撷取。一种在一通用串列汇流排(USB)控制器中实施完全传送自动化之方法,该方法包含:在该USB控制器处,自一主机接收用于一USB大量传送写入操作之一USB大量资料传送起始讯息,并在该USB控制器内初始化一完全传送自动化模式;在该USB大量传送写入操作期间,于该USB控制器处,自该主机接收资料封包;及在接收该等资料封包的同时,于该USB控制器之一主机介面模组与一后端模组之间,直接地交换关于该USB控制器内之一资料传送状态的硬体产生逻辑信号,其中于该USB控制器之该主机介面模组与该后端模组之间,该硬体产生的逻辑信号不被储存为中间资料。如请求项12之方法,其中接收资料封包包含接收复数个分立部分中之资料,该等分立部分中之每一者具有一固定长度,且其中交换硬体产生逻辑信号包含自该后端模组传输至少一个缓冲器准备就绪硬体逻辑信号至该主机介面模组。如请求项13之方法,其中传输至少一个缓冲器准备就绪硬体信号包含:在一USB大量传送写入操作期间该后端模组中仅有一个缓冲器可用于接收该复数个分立部分中之一者时,向该主机介面模组传输一第一缓冲器准备就绪硬体逻辑信号;及在一USB大量资料传送写入操作期间该后端模组中至少两个缓冲器可用于接收该复数个分立部分中之一者时,向该主机介面模组传输一第二缓冲器准备就绪硬体逻辑信号。如请求项14之方法,其中交换硬体逻辑信号进一步包含在主机介面模组处已接收到一完整资料封包时,自该主机介面模组向该后端模组传输一缓冲器释放硬体逻辑信号。如请求项15之方法,其中传输该缓冲器释放硬体逻辑信号包含在该主机介面模组接收到一USB ACK交握讯息后,即传输该缓冲器释放硬体逻辑信号。一种在一通用串列汇流排(USB)控制器中实施完全传送自动化之方法,该方法包含:在该USB控制器处,自一主机接收用于一USB大量传送读取操作之一USB大量资料传送起始讯息,并在该USB控制器内初始化一完全传送自动化模式;在该USB大量传送读取操作期间,自该USB控制器向该主机传输资料封包;及在传输该等资料封包的同时,于该USB控制器之一主机介面模组与一后端模组之间,直接地交换关于该USB控制器内之一资料传送状态的硬体产生逻辑信号,其中于该USB控制器之该主机介面模组与该后端模组之间,该硬体产生的逻辑信号不被储存为中间资料。如请求项17之方法,其中传输资料封包包含传输复数个分立部分中之资料,该等分立部分中之每一者具有一固定长度,且其中交换硬体产生逻辑信号包含自该主机介面模组向该后端模组传输至少一个缓冲器释放硬体逻辑信号。如请求项18之方法,其中传输至少一个缓冲器释放硬体逻辑信号包含:当该主机介面模组开始向该主机传输一资料封包时,向该后端模组传输一第一缓冲器释放硬体逻辑信号;及当该资料封包之传输完成时,传输一第二缓冲器释放硬体逻辑信号。如请求项19之方法,进一步包含该后端模组向该主机介面模组传输一缓冲器准备就绪硬体逻辑信号,该缓冲器准备就绪硬体逻辑信号指示该后端中之一缓冲器何时准备就绪向主机介面单元传送资料。一种用于一通用串列汇流排(USB)周边设备中之USB控制器,该USB控制器包含:一后端模组,其具有经组态以将资料传送入或传送出一大量储存媒体之缓冲记忆体;及一主机介面模组,其与该后端模组通信且经组态以与一主机通信,其中在一USB大量资料传送读取或写入操作期间,该后端模组及该主机介面模组经组态以经由关于该USB控制器内之一资料传送状态的硬体逻辑信号而彼此直接地通信,其中于该主机介面模组与该后端模组之间,相关于该资料传送状态的该硬体逻辑信号不被储存为中间资料。如请求项21之USB控制器,其中该USB大量资料传送读取或写入操作包含复数个分立部分中之资料的资料传送,该等分立部分中之每一者具有一固定长度,且其中该资料传送状态包含该缓冲记忆体处理该复数个分立部分中之一者的准备就绪。如请求项22之USB控制器,其中该缓冲记忆体包含至少一具有一等于该固定长度之缓冲器大小的缓冲器。如请求项23之USB控制器,其中该后端模组包含硬体逻辑,该硬体逻辑经组态以向该主机介面模组传达一缓冲器准备就绪硬体逻辑信号,该缓冲器准备就绪硬体逻辑信号指示在一USB大量资料传送写入操作期间该至少一个缓冲器可用于接收该复数个分立部分中之一者。如请求项22之USB控制器,其中该缓冲记忆体包含一第一缓冲器及一第二缓冲器,该第一缓冲器及第二缓冲器中之每一者具有一等于该固定长度之缓冲器大小,且其中该后端模组包含硬体逻辑,该硬体逻辑经组态以:向该主机介面模组传达一第一缓冲器准备就绪硬体逻辑信号,该第一缓冲器准备就绪硬体逻辑信号指示在一USB大量资料传送写入操作期间,该第一缓冲器及该第二缓冲器中仅一个缓冲器可用于接收该复数个分立部分中之一者;及向该主机介面模组传达一第二缓冲器准备就绪硬体逻辑信号,该第二缓冲器准备就绪硬体逻辑信号指示在一USB大量资料传送写入操作期间,至少两个缓冲器可用于接收该复数个分立部分中之一者。如请求项25之USB控制器,其中该主机介面模组包含回应于自该主机接收之USB符记封包及回应于自该后端模组接收之第一缓冲器准备就绪硬体逻辑信号及第二缓冲器准备就绪硬体逻辑信号之USB交握封包产生逻辑,以产生一用以传输至该主机之USB交握封包。如请求项21之USB控制器,其中该主机介面模组包含:一直接记忆体存取(DMA)区块,其经配置以管理传送入及传送出该缓冲器之资料传送;及一MAC控制器,其与该DMA区块通信,该MAC控制器经配置以格式化并产生用以传达至该主机的USB交握及资料回应封包。如请求项23之USB控制器,其中该后端模组包含硬体逻辑,该硬体逻辑经组态以向该主机介面模组传达一缓冲器准备就绪硬体逻辑信号,该缓冲器准备就绪硬体逻辑信号指示在一USB大量资料传送读取操作期间该至少一个缓冲器可用于接收该复数个分立部分中之一者。如请求项28之USB控制器,其中该主机介面模组包含一FIFO缓冲器,且经组态以回应于起始自该FIFO缓冲器至该主机之资料传送而在一大量资料传送读取操作期间向该后端模组产生一早期缓冲器释放硬体逻辑信号。如请求项29之USB控制器,其中该主机介面模组经组态以回应于自该主机接收到一确认交握符记而在一大量资料传送读取操作期间向该后端模组产生一最终缓冲器释放硬体逻辑信号。如请求项29之USB控制器,其中该后端模组包含硬体逻辑,该硬体逻辑经组态以向该主机介面模组传达一缓冲器准备就绪硬体逻辑信号,该缓冲器准备就绪硬体逻辑信号指示在一USB大量资料传送读取操作期间该至少一个缓冲器可用于传输该复数个分立部分中之一者,且其中该主机介面模组进一步经组态以在该后端接收到该早期缓冲器释放硬体逻辑信号后,若该缓冲器准备就绪硬体逻辑信号指示该缓冲器之准备就绪,则于一大量资料传送读取操作期间,起始一自该缓冲记忆体至该FIFO缓冲器的资料预撷取。如请求项25之USB控制器,其中该缓冲器大小之该固定长度为512个位元组。如请求项25之USB控制器,其中该第一缓冲器及该第二缓冲器包含邻接记忆体空间。一种通用串列汇流排(USB)周边设备,该USB周边设备包含:大量储存媒体,其经调适用于自一主机接收资料或向该主机提供资料;及一USB控制器,其包含:一后端模组,其具有经组态以将资料传送入或传送出该大量储存媒体之缓冲记忆体;及一主机介面模组,其与该后端模组通信且经组态以与该主机通信,其中在一USB大量资料传送读取或写入操作期间,该后端模组及该主机介面模组经组态以经由关于该USB控制器内之一资料传送状态的硬体逻辑信号彼此直接地通信,其中于该主机介面模组与该后端模组之间,该硬体逻辑信号不被储存为中间资料。如请求项34之USB周边设备,其中该USB大量资料传送读取或写入操作包含复数个分立部分中之资料之一资料传送,该等分立部分中之每一者具有一固定长度,且其中该资料传送状态包含该缓冲记忆体处理该复数个分立部分中之一者之一准备就绪。如请求项35之USB周边设备,其中该缓冲记忆体包含至少一具有一等于该固定长度之缓冲器大小的缓冲器。如请求项36之USB周边设备,其中该后端模组包含硬体逻辑,该硬体逻辑经组态以向该主机介面模组传达一缓冲器准备就绪硬体逻辑信号,该缓冲器准备就绪硬体逻辑信号指示在一USB资料传送写入操作期间该至少一个缓冲器可用于接收该复数个分立部分中之一者。如请求项35之USB周边设备,其中该缓冲记忆体包含一第一缓冲器及一第二缓冲器,该第一缓冲器及该第二缓冲器中之每一者具有一等于该固定长度之缓冲器大小,且其中该后端模组包含硬体逻辑,该硬体逻辑经组态以:向该主机介面模组传达一第一缓冲器准备就绪硬体逻辑信号,该第一缓冲器准备就绪硬体逻辑信号指示在一USB大量资料传送写入操作期间,该第一缓冲器及该第二缓冲器中仅一个缓冲器可用于接收该复数个分立部分中之一者;及向该主机介面模组传达一第二缓冲器准备就绪硬体逻辑信号,该第二缓冲器准备就绪硬体逻辑信号指示在一USB大量资料传送写入操作期间,该第一缓冲器及该第二缓冲器两者皆可用于接收该复数个分立部分中之一者。如请求项38之USB周边设备,其中该主机介面模组包含回应于自该主机接收之USB符记封包及回应于自该后端模组接收之第一缓冲器准备就绪硬体逻辑信号及第二缓冲器准备就绪硬体逻辑信号的USB交握封包产生逻辑,以产生一用以传输至该主机之USB交握封包。如请求项34之USB周边设备,其中该大量储存媒体记忆体包含非挥发性记忆体。如请求项40之USB周边设备,其中该非挥发性记忆体包含快闪记忆体。
地址 美国
您可能感兴趣的专利