| 主权项 |
一种隔离电路，耦接于一第一电路之一输出节点及一第二电路之一输入节点之间，该第一电路系由一第一电压与一第二电压所供电，该隔离电路包含有：一第一开关，该第一开关之一第一端耦接于该第二电路之该输入节点，该第一开关之一控制端耦接于该第一电压；一第二开关，该第二开关之一第一端耦接于该第一开关之一第二端，该第二开关之一第二端耦接于该第二电压，该第二开关之一控制端耦接于该第一电压；一第三开关，该第三开关之一第一端及一第二端分别耦接于该第一电路之该输出节点及该第二电路之该输入节点，该第三开关之一控制端耦接于该第一开关之该第二端；以及一本体偏压产生电路，耦接于该第一电压以及该第二电路之该输入节点，其中该本体偏压产生电路选择性地将该第一电压及该第二电路之该输入节点的一电压二者之较大者提供至该第三开关的一本体。如申请专利范围第1项所述之隔离电路，其中该本体偏压产生电路更选择性地将该第一电压及该第二电路之该输入节点之该电压二者之较大者提供至该第一开关的一本体。如申请专利范围第1项所述之隔离电路，更包括一第四开关，其中该第四开关之一第一端及一第二端分别耦接于该第一电路之该输出节点及该第二电路之该输入节点，该第四开关之一控制端耦接于该第一电压。如申请专利范围第3项所述之隔离电路，其中该第一开关及该第三开关皆为P型电晶体，且该第二开关及该第四开关皆为N型电晶体。如申请专利范围第2项所述之隔离电路，其中该本体偏压产生电路包含有：一第五开关，该第五开关之一第一端耦接于该第一电压，该第五开关之一第二端耦接于该第一开关之该本体与该第三开关之该本体，该第五开关之一控制端耦接于该第二电路之该输入节点；以及一第六开关，该第六开关之一第一端耦接于该第二电路之该输入节点，该第六开关之一第二端耦接于该第一开关之该本体与该第三开关之该本体，该第六开关之一控制端耦接于该第一电压。如申请专利范围第5项所述之隔离电路，其中该第五开关及该第六开关皆为P型电晶体。如申请专利范围第2项所述之隔离电路，其中该本体偏压产生电路包含有：一第七开关，该第七开关之一第一端耦接于该第一电压，该第七开关之一第二端耦接于该第一开关之该本体与该第三开关之该本体，该第七开关之一控制端耦接于该第一电压；以及一第八开关，该第八开关之一第一端耦接于该第二电路之该输入节点，该第八开关之一第二端耦接于该第一开关之该本体与该第三开关之该本体，该第八开关之一控制端耦接于该第二电路之该输入节点。如申请专利范围第7项所述之隔离电路，其中该第七开关及该第八开关皆为N型电晶体。如申请专利范围第1项所述之隔离电路，其中该第一电压为一系统电压，而该第二电压为一接地电压。一种隔离电路，耦接于一第一电路之一输出节点及一第二电路之一输入节点之间，该第一电路系由一第一电压与一第二电压所供电，该隔离电路包含有：一第一开关组，耦接于该第一电压以及该第二电路之该输入节点，用来于该第一电压处于一第一电位时，将一开关控制节点耦接至该第二电压，并于该第一电压处于一第二电位时，将该开关控制节点耦接至该第二电路之该输入节点；一第二开关组，耦接于该第一电路之该输出节点与该第二电路之该输入节点之间，其中该第二开关组受控于该开关控制节点而决定是否隔离该第一电路之该输出节点与该第二电路之该输入节点；以及一本体偏压产生电路，耦接于该第一电压以及该第二电路之该输入节点，其中该本体偏压产生电路选择性地将该第一电压及该第二电路之该输入节点之一电压二者之较大者提供至该第二开关组之一本体。如申请专利范围第10项所述之隔离电路，其中该第一开关组包含有：一第一开关，该第一开关之一第一端耦接于该第二电路之该输入节点，该第一开关之一第二端耦接于该开关控制节点，该第一开关之一控制端耦接于该第一电压；以及一第二开关，该第二开关之一第一端及一第二端分别耦接于该开关控制节点及该第二电压，该第二开关之一控制端耦接于该第一电压。如申请专利范围第11项所述之隔离电路，其中该第一开关为一P型电晶体，且该第二开关为一N型电晶体。如申请专利范围第10项所述之隔离电路，其中该第二开关组包含有：一第三开关，该第三开关之一第一端及一第二端分别耦接于该第一电路之该输出节点及该第二电路之该输入节点，该第三开关之一控制端耦接于该开关控制节点。如申请专利范围第13项所述之隔离电路，其中该第二开关组更包含：一第四开关，该第四开关之一第一端及一第二端分别耦接于该第一电路之该输出节点及该第二电路之该输入节点，该第四开关之一控制端耦接于该第一电压。如申请专利范围第14项所述之隔离电路，其中该第三开关为一P型电晶体，且该第四开关为一N型电晶体。如申请专利范围第10项所述之隔离电路，其中该本体偏压产生电路更选择性地将该第一电压及该第二电路之该输入节点之该电压二者之较大者提供至该第一开关组的一本体。如申请专利范围第16项所述之隔离电路，其中该本体偏压产生电路包含有：一第五开关，该第五开关之一第一端耦接于该第一电压，该第五开关之一第二端耦接于该第一开关组之该本体及该第二开关组之该本体，该第五开关之一控制端耦接于该第二电路之该输入节点；以及一第六开关，该第六开关之一第一端耦接于该第二电路之该输入节点，该第六开关之一第二端耦接于该第一开关组之该本体及该第二开关组之该本体，该第六开关之一控制端耦接于该第一电压。如申请专利范围第17项所述之隔离电路，其中该第五开关及该第六开关皆为P型电晶体。如申请专利范围第16项所述之隔离电路，其中该本体偏压产生电路包含有：一第七开关，该第七开关之一第一端耦接于该第一电压，该第七开关之一第二端耦接于该第一开关组之该本体及该第二开关组之该本体，该第七开关之一控制端耦接于该第一电压；以及一第八开关，该第八开关之一第一端耦接于该第二电路之该输入节点，该第八开关之一第二端耦接于该第一开关组之该本体及该第二开关组之该本体，该第八开关之一控制端耦接于该第二电路之该输入节点。如申请专利范围第19项所述之隔离电路，其中该第七开关及该第八开关皆为N型电晶体。如申请专利范围第10项所述之隔离电路，其中该第一电压为一系统电压，而该第二电压为一接地电压。 |
