发明名称 一种直接数字频率合成器
摘要 本发明公开了一种直接数字频率合成器,包括α相位累加器、β正余弦信号产生器、常数乘法器、两个取负模块、选择输出模块。本发明输出频率是以一固定频率为中心,可在一定范围实现频率调整。本发明所需存储器容量得到极大压缩,减小了芯片面积,可应用于OFDM接收系统中实现频率偏移载波补偿。
申请公布号 CN102082571A 申请公布日期 2011.06.01
申请号 CN201110021234.0 申请日期 2011.01.19
申请人 华东师范大学 发明人 李小进;赖宗声
分类号 H03L7/18(2006.01)I 主分类号 H03L7/18(2006.01)I
代理机构 上海麦其知识产权代理事务所(普通合伙) 31257 代理人 董红曼
主权项 一种直接数字频率合成器,其特征在于,包括:α相位累加器(1),其输入端连接时钟输入(fs);β正余弦信号产生器(2),其输入端连接时钟输入(fc);常数乘法器(3),其输入端分别与所述β正余弦信号产生器(2)的正弦输出端、余弦输出端连接;取负模块(4),其输入端分别与所述常数乘法器(3)的正弦输出端、余弦输出端连接;取负模块(5),其输入端分别与所述β正余弦信号产生器(2)的正弦输出端、余弦输出端连接;选择输出模块(6),其选择信号输入端(Sel)与所述α相位累加器(1)的输出端连接, 所述选择输出模块(6)的输入端(A、B、C、D、E、F、G、H)分别与所述取负模块(4)的正弦输出端、余弦输出端,所述常数乘法器(3)的正弦输出端、余弦输出端,所述β正余弦信号产生器(2)的正弦输出端、余弦输出端,及所述取负模块(5)的正弦输出端、余弦输出端连接;所述选择输出模块(6)的模式选择输入端(Sel_mode)来自外部输入;所述选择输出模块(6)根据选择信号输入端(Sel)的输入,对所述选择输出模块(6)的输入端(A、B、C、D、E、F、G、H)中选取相应的信号并进行相加运算,作为正余弦信号输出端(outsin,outcos)的输出。
地址 200062 上海市普陀区中山北路3663号
您可能感兴趣的专利