发明名称 用于在多核处理器中和在某些共享存储器多处理器系统中产生并输送处理器间中断的方法和系统
摘要 本发明的某些实施例旨在提供用于多核微处理器和某些多处理器系统内的核间和处理器间通信及核间和处理器间信令的高效且容易应用的机制。在本发明的一个实施例中,增强了多核微处理器的核和/或多处理器系统的处理器内的或与之相关联的本地高级可编程中断控制器,以便该本地高级可编程中断控制器可以被配置为当写操作针对共享存储器的特定区域时自动地生成核间和处理器间中断。
申请公布号 CN102077181A 申请公布日期 2011.05.25
申请号 CN200880130063.1 申请日期 2008.04.28
申请人 惠普开发有限公司 发明人 T·J·博诺拉
分类号 G06F13/00(2006.01)I;G06F13/14(2006.01)I 主分类号 G06F13/00(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 王岳;王洪斌
主权项 一种处理器内的处理器间中断生成设备,所述处理器间中断生成设备包括:一个或多个中断存储寄存器,其中的每一个指定共享存储器地址空间内的区域、一个或多个目标处理器和中断向量;以及逻辑电路、状态机和固件中的一个或多个的组合,其在写操作针对由中断存储寄存器指定的共享存储器区域时,生成由包括在所述中断存储寄存器中的中断向量指定的中断类型的处理器间中断,其针对在所述中断存储寄存器中指定的所述一个或多个目标处理器。
地址 美国德克萨斯州