发明名称 |
在数据处理系统中用ECC选择性地执行单周期写操作 |
摘要 |
一种电路(10)包括具有纠错的存储器(28、16、或26)、发起到存储器的写操作的电路单元(30)。当纠错被启用且到存储器的写操作具有N位的宽度时,在对存储器的一次访问中执行到存储器的写操作,并且当纠错被启用且到存储器的写操作具有M位的宽度时,其中,M位小于N位,在对存储器的多于一次访问中执行到存储器的写操作。在一个实例中,对存储器的一次访问包括对存储器的写访问,并且对存储器的多于一次访问包括对存储器的读访问和对存储器的写访问。 |
申请公布号 |
CN102057442A |
申请公布日期 |
2011.05.11 |
申请号 |
CN200980121422.1 |
申请日期 |
2009.02.23 |
申请人 |
飞思卡尔半导体公司 |
发明人 |
W·C·莫耶;J·W·斯考特 |
分类号 |
G11C29/42(2006.01)I;G06F11/14(2006.01)I;G11C7/00(2006.01)I |
主分类号 |
G11C29/42(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
秦晨 |
主权项 |
一种电路,包括:具有纠错的存储器;电路单元,其发起到所述存储器的写操作,其中,当纠错被启用且到所述存储器的写操作具有N位的宽度时,在对所述存储器的一次访问中执行对所述存储器的写操作,以及其中,当纠错被启用且到所述存储器的写操作具有M位的宽度时,其中,M位小于N位,在对所述存储器的多于一次的访问中执行到所述存储器的写操作。 |
地址 |
美国得克萨斯 |