发明名称 反及闸快闪记忆体装置之回复方法
摘要
申请公布号 申请公布日期 2011.05.01
申请号 TW094143882 申请日期 2005.12.12
申请人 海力士半导体股份有限公司 发明人 李柱烨
分类号 G11C11/406 主分类号 G11C11/406
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种用于一反及闸快闪记忆体装置之回复的方法,该反及闸快闪记忆体装置包含:一半导体基板;复数个单元区块,该等单元区块之每一者具有复数个形成于该半导体基板上之单元串,该等单元串之每一者包含复数个串联耦接的单元;一形成于一单元串与一位元线之间的汲极选择电晶体;一形成于一单元串与一源极区域之间的源极选择电晶体;该方法包含:擦除该反及闸快闪记忆体装置;施加一第一预定偏压至该复数个单元区块之该位元线;施加一第二预定偏压至一选定单元区块之该汲极选择电晶体之一汲极选择线;施加一第三预定偏压至该选定单元区块之该源极选择电晶体之一源极选择线;施加一零电压至该源极区域;及施加一零电压至该选定单元区块之一单元闸极。如请求项1之方法,其中该第二预定偏压及该第三预定偏压与该第一预定偏压相同。如请求项1之方法,其中该等单元之一擦除临限电压藉由将一负偏压施加至该选定单元区块之一单元闸极来控制。如请求项1之方法,其中一非选定单元区块的一单元闸极系浮动的。如请求项1之方法,其中藉由将一负偏压施加至该半导体基板来增加该位元线与该源极区域之间的一电流。一种用于一反及闸快闪记忆体装置之回复的方法,该反及闸快闪记忆体装置包含:一半导体基板;复数个单元区块,该等单元区块之每一者具有许多形成于该半导体基板上之单元串,该等单元串之每一者包含复数个串联耦接的单元;一形成于一单元串与一汲极区域之间的汲极选择电晶体;一形成于一单元串与一源极区域之间的源极选择电晶体;该方法包含:擦除该反及闸快闪记忆体装置;施加一第一预定偏压至该复数个单元区块之该位元线;施加一第二预定偏压至一选定单元区块之该汲极选择电晶体之一汲极选择线;施加一第三预定偏压至该选定单元区块之该源极选择电晶体之一源极选择线;施加一第四电压至该源极区域;及施加一零电压至该选定单元区块之一单元闸极。如请求项6之方法,其中该第二预定偏压及该第三预定偏压与该第一预定偏压相同或高于该第一预定偏压。如请求项6之方法,其中该等单元之一擦除临限电压藉由将一负偏压施加至该选定单元区块之一单元闸极来控制。如请求项6之方法,其中一非选定单元区块之一单元闸极系浮动的。如请求项6之方法,其中藉由将一负偏压施加至该半导体基板来增加该位元线与该源极区域之间的电流。
地址 南韩