一种宽带码分多址系统中TURBO编码器内的交织器

摘要

一种宽带码分多址系统中TURBO编码器内的交织器，包括：质数和原根值存储单元，用于存储p及其对应的v并依次输出；交织参数计算单元，用于根据输入数据块大小K，计算出相应的质数P、输入矩阵行数R、列数C和原根值V并输出；S序列计算单元，用于根据V及P求出S序列即行内置换的基础序列的值并保存；Ri序列计算单元用于保存质数序列Q中包含的质数qi对(P-1)求模后的值；地址生成单元，用于根据交织参数及S序列、R序列的值确定行地址和列地址的输出顺序，得到该地址在输入数据序列里的绝对位置并输出。上述单元采用加法器实现乘法运算，采用循环比较减法器实现取模电路，大大减少了运算所需的硬件资源。

主权项

一种宽带码分多址系统中TURBO编码器内的交织器，包括质数和原根值存储单元、交织参数计算单元、S序列计算单元、Ri序列计算单元、地址生成单元，其特征在于：所述质数和原根值存储单元用于存储质数和原根值表中的质数p及其对应的原根值v，并依次输出到交织参数计算单元和Ri序列计算单元；所述交织参数计算单元用于根据输入数据块大小K，计算出相应的质数P、输入矩阵行数R、矩阵列数C和原根值V，将计算出的质数P和原根值V输出到S序列计算单元，将计算出的质数P输出到Ri序列计算单元，将矩阵行数R、矩阵列数C和计算出的质数P输出到地址生成单元；所述S序列计算单元用于根据输入的原根值V及质数P求出S序列即行内置换的基础序列的值并保存；所述Ri序列计算单元用于保存质数序列Q即i∈{0，1，…，R‑1}中包含的质数qi对(P‑1)求模后的值；所述地址生成单元用于根据计算出的交织参数及S序列、R序列的值确定行地址和列地址的输出顺序，将行地址乘以列数并加上列地址得到由行地址和列地址确定的地址在输入数据序列里的绝对位置并输出；上述单元的硬件电路中，采用移位器和加法器实现乘法运算，采用循环比较减法器实现取模电路；所述S序列计算单元包括依次连接的S*V单元、选择器、循环比较减法器和S序列存储器，以及连接在循环比较减法器和S序列存储器之间的写地址计数器；其中：所述S*V单元输入为S序列，采用加法组合出2S、3S、5S、6S、7S、19S信号输出；所述选择器根据输入的原根值V，从2S、3S、5S、6S、7S、19S输入中选择相应的一个输出到循环比较减法器；所述循环比较减法器将该选择器输入的值与输入的质数P比较，若小于质数P则存储该选择器输入的值，否则将该选择器输入的值减质数P并替换原值，循环执行比较和减操作，一直减到该选择器输入的值小于质数P为止再输出该选择器输入的值减质数P得到的值，按当前写地址保存到S序列存储器并返回到S*V单元；同时，还输出一有效信号到所述写地址计数器，使S序列存储器的写地址加1，开始下一次的运算。