| 发明名称 | 半导体器件的制造方法 | ||
| 摘要 | 一种半导体器件的制造方法，包括：在硅衬底上依次形成第一膜、第二膜和第三膜；采用包括相移位器的曝光掩膜，通过对光刻胶膜进行曝光和显影，图案化在该第三膜上形成的光刻胶膜；采用该第二膜作为蚀刻停止手段，并以该光刻胶膜作为掩膜，来选择性地干蚀刻该第三膜，从而将该第三膜处理为第一图案；采用该第二膜作为蚀刻停止手段，进一步干蚀刻该第三膜，从而去除该第三膜的一部分，由此将该第三膜处理为第二图案；通过将具有第二图案的该第三膜作为掩膜，图案化该第二膜；和采用已图案化的第二膜作为掩膜，来图案化该第一膜。 | ||
| 申请公布号 | CN101436529B | 申请公布日期 | 2011.04.13 |
| 申请号 | CN200810181822.9 | 申请日期 | 2006.11.24 |
| 申请人 | 瑞萨电子株式会社 | 发明人 | 是常敬久;藤田雅人 |
| 分类号 | H01L21/00(2006.01)I;H01L21/02(2006.01)I;H01L21/033(2006.01)I;H01L21/308(2006.01)I;H01L21/28(2006.01)I;H01L21/3213(2006.01)I | 主分类号 | H01L21/00(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 谷惠敏;陆锦华 |
| 主权项 | 一种半导体器件的制造方法，包括在硅衬底上依次形成第一膜、第二膜和第三膜；在所述第三膜上形成光刻胶膜；采用包括相移位器的曝光掩膜，通过对所述光刻胶膜进行曝光和显影，图案化所述光刻胶膜；采用所述第二膜作为蚀刻停止手段，并以所述光刻胶膜作为掩膜，来选择性地干蚀刻所述第三膜，以将所述第三膜处理为第一图案；采用所述第二膜作为蚀刻停止手段，进一步干蚀刻所述第三膜，以去除所述第三膜的一部分，由此将所述第三膜处理为第二图案；通过将具有所述第二图案的所述第三膜作为掩膜，图案化所述第二膜；和采用已图案化的所述第二膜作为掩膜，图案化所述第一膜，其中所述第二膜为无定形碳膜，且所述第三膜为碳氧化硅膜。 | ||
| 地址 | 日本神奈川 | ||