| 主权项 |
一种基于电阻之随机存取记忆体(ReRAM)，包含：参考电流电路，其包含彼此平行而耦接并经组态以向各别ReRAM感应放大器电路提供参考电流之至少三个ReRAM参考胞。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：至少三根位元线，每一位元线耦接至所述参考胞之各别一者，所述至少三根位元线经组态以在所述ReRAM中之一读取操作期间被启动。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：字元线，其耦接至所述至少三个参考胞，并经组态以在所述ReRAM中之一读取操作期间被启动。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：至少三根位元线，每一位元线耦接至所述参考胞之一，所述至少三根位元线经组态以在所述ReRAM中之一读取操作期间被启动；至少三个存取电晶体，每一存取电晶体耦接至所述参考胞之一；以及参考字元线，其耦接至所述存取电晶体之闸极并经组态以在所述读取操作期间被启动。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：至少三根位元线，每一位元线耦接至所述参考胞之一，所述至少三根位元线经组态以在所述ReRAM中之一读取操作期间被启动；以及参考字元线，其耦接至所述参考胞中之每一者并经组态以在所述读取操作期间被启动。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：感应放大器电路，其包含第一以及第二输入，其中所述第一输入耦接至所述ReRAM中之资料胞之位元线且所述第二输入耦接至所述参考电流电路。如申请专利范围第6项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述参考电流自所述第二输入流动至所述至少三个参考胞。如申请专利范围第7项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：第一以及第二控制电晶体，其分别与所述资料胞之所述位元线以及所述第一输入线内耦接且与所述参考胞以及所述第二输入线内耦接；以及第一以及第二比较器电路，其耦接至所述第一以及所述第二控制电晶体之闸极，其中所述第一以及所述第二比较器电路经组态以增加或降低所述第一以及所述第二控制电晶体之所述闸极处之电压位准以将所述第一或所述第二输入处之电压驱动至偏压位准。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述ReRAM包含PRAM或MRAM。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，其中每一ReRAM参考胞经组态以提供可表示储存于所述ReRAM中之资料值的各别电阻值。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述ReRAM更包含经组态以储存多位元资料之ReRAM资料胞。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：感应放大器电路，其包含第一以及第二输入，其中所述第一输入耦接至所述ReRAM中之资料或参考胞之第一位元线且所述第二输入耦接至资料或参考胞之第二位元线。如申请专利范围第12项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述感应放大器电路包含一第一感应放大器，所述ReRAM更包含：一第二感应放大器，其包含第一以及第二输入；以及参考区块选择电晶体，其耦接于所述第一感应放大器之第一输入与所述第二感应放大器之所述第一输入之间，其中所述参考区块选择电晶体经组态以可回应于对于所述ReRAM之除包含所述参考胞之区块外的区块之一读取操作而将所述第一以及所述第二感应放大器之所述第一输入耦接至所述参考胞。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：多个感应放大器电路，每一感应放大器电路具有耦接至多个控制电晶体之第一输入，所述控制电晶体经组态以将所述第一输入耦接至所述ReRAM之除一读取操作所针对执行之区块外的区块中之参考胞。如申请专利范围第1项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：多个感应放大器电路，每一感应放大器电路具有耦接至多个控制电晶体之第一输入，所述控制电晶体经组态以将所述第一输入耦接至所述ReRAM之除一读取操作所针对执行之区块外的不同区块中之参考胞。一种基于电阻之随机存取记忆体(ReRAM)，包含：一第一区块与一第二区块，其皆具有多个资料胞与多个参考胞；以及一感应放大器电路，其包含可回应于对于所述第二区块之一读取操作而耦接至所述ReRAM之所述第一区块中线路彼此平行的所述多个参考胞之一第一位元线的一第一输入，以及可回应于对于所述第一区块之一读取操作而耦接至所述第二区块中线路彼此平行之所述多个参考胞之一第二位元线的一第二输入，其中所述第一以及所述第二区块包含各耦接至所述ReRAM之各别位元线以及各别字元线的所述资料胞之阵列。如申请专利范围第16项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述第一以及所述第二区块包含各耦接至各别位元线并耦接至各别存取电晶体的资料胞之阵列，其中所述存取电晶体耦接至各别资料胞。如申请专利范围第17项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述资料胞中之每一者经组态用以可回应于所述各别存取电晶体藉由使用各别字元线之启动以及耦接至所述各别存取电晶体之各别位元线之启动而存取。如申请专利范围第17项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述资料胞中之每一者经组态用以可回应于耦接至所述各别存取电晶体之各别字元线之启动以及耦接至所述各别存取电晶体之所述各别位元线之启动而存取。如申请专利范围第16项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述感应放大器电路包含第一感应放大器，所述ReRAM更包含：一第二感应放大器，其包含第一以及第二输入；以及参考区块选择电晶体，其耦接于所述第一感应放大器之第一输入与所述第二感应放大器之所述第一输入之间，其中所述参考区块选择电晶体经组态以可回应于对于所述ReRAM之除包含所述参考胞之区块外的区块之一读取操作而将所述第一以及所述第二感应放大器之所述第一输入耦接至所述参考胞。一种基于电阻之随机存取记忆体(ReRAM)，包含：多个区块，每一区块具有多个资料胞与多个参考胞；多个感应放大器电路，其每一个经组态以接收来自所述ReRAM中之多个不同区块之资料胞之资料输出电压，并接收来自所述不同区块内之彼此平行的多个参考胞之参考电压；以及多个参考区块选择电晶体，其耦接至所述多个感应放大器电路之输入，并经组态，以可回应于对于所述ReRAM之除剩余区块外的区块之一读取操作，将所述输入耦接至包含于所述多个不同区块中之参考胞。一种基于电阻之随机存取记忆体(ReRAM)，包含：参考电流电路，包括参考胞，及耦接至所述参考胞之感应放大器电路，所述参考电流电路，其在启动后经组态以将各别参考电流提供至所述感应放大器电路，所述参考电流是由电阻值在所述参考胞之量来提供，所述电阻值是非等权，其中所述参考电流电路包含：第一数目之第一参考胞，其经组态以储存第一电阻值；以及第二数目之第二参考胞，其经组态以储存第二电阻值，其中所述第一与所述第二数目不相等。如申请专利范围第22项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述电阻值以紧邻具有所述ReRAM中之资料胞之中的较窄范围值之电阻值而加权。如申请专利范围第22项所述之基于电阻之随机存取记忆体(ReRAM)，其中电阻值之所述非等权分布仅基于用以将资料储存于所述ReRAM中的所述电阻值之一。如申请专利范围第24项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述电阻值之所述仅一者包含具有较窄范围值之所述电阻值。如申请专利范围第22项所述之基于电阻之随机存取记忆体(ReRAM)，其中若所述第一电阻值之范围窄于所述第二电阻值之范围，则第一参考胞之所述数目大于第二参考胞之所述数目。一种基于电阻之随机存取记忆体(ReRAM)，包含：参考电流电路，其包含参考胞，所述参考胞均经组态以储存相等资料值，且所述参考电流电路将各别大体相等之参考电流提供给每一个所述参考胞，其中所述参考胞是并联而非串联的彼此耦接，其中每一个所述参考胞具有第一节点与第二节点，且所有所述参考胞的所述第一节点是耦接到一感应放大器的第一输入。如申请专利范围第27项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述相等资料值对应于一电阻值，所述电阻值具有所述ReRAM中储存于参考胞中之逻辑资料零或逻辑资料壹相关联之电流的分布之较窄范围。如申请专利范围第28项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述电阻值包含一相对较低电阻。如申请专利范围第28项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述电阻值包含一相对较高电阻。如申请专利范围第27项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：单根参考字元线，其耦接至所述参考胞中之每一者并经组态以启动所述参考胞用以可回应于所述ReRAM中之一读取操作而提供所述参考电流；以及独立位元线，其用于所述参考胞中之每一者。如申请专利范围第27项所述之基于电阻之随机存取记忆体(ReRAM)，其中所述参考电流电路包含包括第一参考胞之第一参考电流电路，所述ReRAM更包含：第二参考电流电路，其与所述第一参考电流电路平行耦接，所述第二参考电流电路包含均经组态以储存相等资料值用以提供各别大体相等参考电流之第二参考胞，其中储存于所述第一以及所述第二参考电流电路中之所述相等资料值大体相等。如申请专利范围第32项所述之基于电阻之随机存取记忆体(ReRAM)，更包含：第一以及第二参考字元线，其分别耦接至所述第一以及所述第二参考电流电路并经组态以启动所述参考电流电路用以可回应于所述ReRAM中之一读取操作而提供所述参考电流。 |
