一种GaAs HBT超高速时钟分配电路

摘要

本发明公开了一种GaAs HBT超高速时钟分配电路，包括：时钟预驱动器，用于对输入的正弦差分时钟信号CLK_P和CLK_N进行缓冲放大，并输出给第二级时钟驱动器；第二级时钟驱动器，在电路中的具体数目与其所要驱动的负载数目有关，用于将时钟预驱动器的输出信号C1_P和C1_N进行再次缓冲放大，并输出给时钟路径传输线；时钟路径传输线，作为时钟信号传播路径，用于将第二级时钟驱动器输出的时钟信号C2_P、C2_N和C3_P、C3_N传输到负载；时钟路径传输线上的串联电阻及端接阻容网络，用于提高整个超高电路中时钟信号的完整性。利用本发明，提供了完好的时钟信号完整性。

主权项

一种GaAs HBT超高速时钟分配电路，其特征在于，该电路包括：时钟预驱动器、第二级时钟驱动器、时钟路径传输线，和时钟路径传输线上的串联电阻及端接阻容网络，其中：时钟预驱动器，用于对输入的正弦差分时钟信号CLK_P和CLK_N进行缓冲放大，并输出给第二级时钟驱动器；第二级时钟驱动器，在电路中的具体数目与其所要驱动的负载数目有关，用于将时钟预驱动器的输出信号C1_P和C1_N进行再次缓冲放大，并输出给时钟路径传输线；时钟路径传输线，作为时钟信号传播路径，用于将第二级时钟驱动器输出的时钟信号C2_P、C2_N和C3_P、C3_N传输到负载；时钟路径传输线上的串联电阻及端接阻容网络，用于提高整个超高电路中时钟信号的完整性。