整合预解码机制与选择性预充电机制的存储电路及方法

摘要

本发明提供一种可整合行预解码机制与选择性行联机/位线预充电的存储电路及相关方法。在只读存储电路中，其存储单元会经由「列联机-行联机」，也就是「字符线-位线」的连接而排列为矩阵。当要存取某一存储单元时，本发明可以根据行预解码的结果而只对该存储单元所在的行联机进行预充电，不必对其他行联机进行预充电。预充电后，该存储单元就可依据其储存的数据改变或不改变该行联机的电力电平，使存储电路中的感测放大器可根据该行联机的电平来感测该存储单元的数据。

主权项

一种存储电路，包括有：多个存储单元，该多个存储单元形成多条位线以及多条字符线的矩阵，其中，每一个该位线对应有一预充电单元(Hp)以及一控制单元(Hc)，该预充电单元(Hp)由该控制单元(Hc)控制，该控制单元(Hc)用以决定该预充电单元(Hp)是否要对所对应的该位线进行预充电；一行预解码器(34)，用以提供一选择信号，其中，该选择信号可对应多条位线其中之一；以及一多路复用模块(42)，包含有多阶存取模块连结至该位线，其中，该多路复用模块(42)接收该选择信号，并且该控制单元(Hc)根据该选择信号决定该预充电单元(Hp)对该位线进行预充电或不进行预充电，其中，所述多阶存取模块中的每一阶存取模块包含有受选择信号控制的至少一存取单元，其中，每一个该位线连结至少一低阶存取单元(Hw)以及至少一高阶存取单元(Hh)，其中，每一个该位线连结一低阶存取单元，以及每多个低阶存取单元共同连接到一高阶存取单元。