在用于减少RC延迟的介电层中产生气隙的方法和装置

摘要

本发明提供了一种在互联结构的介电材料中产生气隙的方法和装置。一个实施例提供了一种形成半导体结构的方法，包括：在基板上沉积第一介电层，在第一介电层中形成沟槽，用导电材料填充沟槽，平坦化导电材料以暴露出第一介电层，将介电阻挡膜沉积在导电材料和暴露出的第一介电层上，在介电阻挡膜上方沉积硬掩膜层，在介电阻挡膜和硬掩模层中形成图案以暴露出基板的所选区域，氧化基板所选区域中的至少一部分第一介电层，去除第一介电层的氧化部分以在导电材料周围形成倒转沟槽，以及在倒转沟槽中沉积第二介电材料的同时在倒转沟槽中形成气隙。

主权项

一种形成半导体结构的方法，包括：在基板上沉积第一介电层；在所述第一介电层中形成沟槽；用导电材料填充所述沟槽；平坦化所述导电材料以暴露出所述第一介电层；在所述导电材料和暴露出的第一介电层上沉积介电阻挡膜；在所述介电阻挡膜上方沉积硬掩膜层；在所述介电阻挡膜和硬掩膜层中形成图案以暴露出基板的所选区域；氧化在基板所选区域中的至少一部分第一介电层；去除所述第一介电层的氧化部分以形成在所述导电材料周围的倒转沟槽；以及在所述倒转沟槽中沉积第二介电材料的同时在所述倒转沟槽中形成气隙。