发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供一种应用应力技术并且可以抑制硅化物形成所致漏电流的半导体器件。在由形成于半导体衬底中的隔离区域限定的单元区域上方形成栅电极,其中栅极绝缘膜介于栅电极与单元区域之间。在栅电极的两侧上的单元区域中形成延伸区域和源极/漏极区域。此外,晶格常数与半导体衬底不同的半导体层形成为与至少部分隔离区域相分离。通过这样做,即使形成硅化物层也仍然抑制在隔离区域附近形成尖峰。因而可以抑制这样的尖峰所致的漏电流。 |
申请公布号 |
CN101409307B |
申请公布日期 |
2011.03.30 |
申请号 |
CN200810170175.1 |
申请日期 |
2008.10.13 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
金永奭 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L27/04(2006.01)I;H01L21/336(2006.01)I;H01L21/8234(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
张龙哺;陈晨 |
主权项 |
一种半导体器件,包括:隔离区域,形成于半导体衬底中;栅电极,形成在由形成于所述半导体衬底中的所述隔离区域限定的单元区域上方;半导体层,位于所述单元区域中,所述半导体层处在所述栅电极的两侧且与至少部分所述隔离区域相分离;间隔物,形成在所述栅电极的侧壁上,其中所述半导体层的一部分形成在所述间隔物之下;杂质区域,形成在所述半导体衬底中的所述隔离区域与所述半导体层之间;以及硅化物层,形成在所述杂质区域和所述半导体层之上。 |
地址 |
日本神奈川县横浜市 |