多线程处理器及其多线程处理方法

摘要

本发明披露了一种并行处理多个线程的处理器和处理器并行处理多个线程的方法。在并行处理多个线程的处理器中，所述多个线程可以来自不同应用程序。所述处理器包括架构性存储，分别为多个线程提供独立的指令和数据存放；指令发射单元，读取所述多个线程的指令并且将其发射到执行引擎；执行引擎，为多个线程共享，对来自指令发射单元的指令加以执行。本发明避免了在双核方案中复制执行流水线的需要，允许硬件资源的较好利用，在多个处理线程之间达到了较好的负载平衡，使芯片的成本大为降低。

主权项

一种并行处理多个线程的处理器，其特征在于，该处理器包括为多个线程提供独立指令和数据存放的构架性存储，以及包括取指单元、指令发射单元、执行引擎及分支预测逻辑单元，其中，取指单元包括程序计数器、取指逻辑单元、PC控制器；所述取指单元中的程序计数器用于产生指明线程下一组指令地址的程序计数值；所述取指逻辑单元对该程序计数值进行处理并将处理后的程序计数值发送出去，以便取出相应指令供所述指令发射单元接收；所述指令发射单元对其接收到的多个线程指令进行冲突检查，再将该冲突检查的指令发送至所述执行引擎；所述执行引擎为多个线程共享，其用于对来自所述指令发射单元的指令加以执行；所述分支预测逻辑单元在发现分支指令情况下，预测该分支的目标地址，如果预测正确，则将确认信号发送至所述PC控制器中的多路选择器选择预测的目标地址，并将该预测到的目标地址发送至所述程序计数器中进行更新，如果预测错误则选择备份的程序计数值。