| 主权项 |
一种延迟锁定回路，包含：一相位检测器，依据一输入时脉信号与一回授时脉信号之相位差产生一迟滞信号以及一领先信号；一移位暂存器，依据该迟滞信号以及该领先信号产生一数位资料，其中该数位资料之一位元为逻辑一；一数位滤波器，依据该数位资料产生一选择信号，其中该数位资料位元数为该选择信号位元数的整数倍；一数位类比转换器，将该选择信号转换为一偏压电压；一偏压电路，依据该偏压电压产生一第一控制电压以及一第二控制电压；以及一延迟电路，依据该第一控制电压以及该第二控制电压产生该回授时脉信号。如申请专利范围第1项所述之延迟锁定回路，其中该数位滤波器包含复数个或闸，各个或闸接收该数位资料之至少两位元，并输出该选择信号之一位元。如申请专利范围第1项所述之延迟锁定回路，其中该数位资料位元数为该选择信号位元数的四倍。如申请专利范围第1项所述之延迟锁定回路，其中该移位暂存器包含256个正反器，以输出256位元之该数位资料。如申请专利范围第4项所述之延迟锁定回路，其中该数位滤波器包含64个或闸，以输出64位元的该选择信号。如申请专利范围第1项所述之延迟锁定回路，其中该数位类比转换器包含复数个电性串接之电阻，该些电阻系由该选择信号选择以分压一供应电压，藉以产生该偏压电压。如申请专利范围第1项所述之延迟锁定回路，其中该延迟电路包含复数个电性串接的缓冲器，各个缓冲器输出该回授时脉信号之一位元，该第一控制电压以及该第二控制电压系控制各个缓冲器的延迟时间，该第一控制电压以及该第二控制电压系于该回授时脉信号落后该输入时脉信号时，缩短各个缓冲器的延迟时间，并于该回授时脉信号领先该输入时脉信号时，延长各个缓冲器的延迟时间。一种时脉信号锁定方法，包含：侦测一输入时脉信号与一回授时脉信号之一相位差；依据该相位差产生一相位指标信号；将该相位指标信号转换为一数位资料，其中该数位资料之一位元为逻辑一；将该数位资料分为复数个资料组，其中各个资料组系输出一选择信号之一位元，且该选择信号位元数小于该数位资料位元数；以及依据该选择信号产生一偏压电压，以调整一延迟时间，其中系由具有该延迟时间之一缓冲器接收该输入时脉信号并产生该回授时脉信号，当该回授时脉信号落后该输入时脉信号时，缩短该缓冲器的延迟时间，当该回授时脉信号领先该输入时脉信号时，延长该缓冲器的延迟时间。如申请专利范围第8项所述之时脉信号锁定方法，其中系由复数个或闸接收该数位资料并输出该选择信号，各个或闸接收该数位资料之至少两位元并输出该选择信号之一位元。如申请专利范围第8项所述之时脉信号锁定方法，其中系由一移位暂存器接收该相位指标信号以产生该数位资料。如申请专利范围第8项所述之时脉信号锁定方法，其中该选择信号系用以控制复数个开关以连接复数个电阻端点的其中之一，藉以分压一供应电压以产生该偏压电压。 |
