| 主权项 |
一种电感-电容谐振电路，包括：一电感层，具有间隙，该电感层除了作为电感外，亦为一电容之一电极板；以及一导体，位于该电感层之上方、下方或上下两侧，作为该电容之另一电极板，其中该电感层的间隙大致被该导体所重叠。如申请专利范围第1项所述之电感-电容谐振电路，其中，该导体之布局与该电感层部分重叠。如申请专利范围第2项所述之电感-电容谐振电路，其中，该导体之布局具有镂空的设计。如申请专利范围第1项所述之电感-电容谐振电路，其中，该导体与该电感层相连，以形成一并联之电感-电容谐振电路。如申请专利范围第1项所述之电感-电容谐振电路，其中，该导体与该电感层不相连，以形成一串联之电感-电容谐振电路。一种积体电路，包括如申请专利范围第1项所述之电感-电容谐振电路。一种电感-电容谐振电路，包括：一电感层，具有间隙，其中该电感层位于一基板上，以及该电感层除了作为电感外，亦为一电容之一电极板；一介电层，位于该电感层上；以及一导体，位于该介电层之上方，其布局与该电感层部分重叠，其中该导体作为该电容之另一电极板，其中该电感层的间隙大致被该导体所重叠。如申请专利范围第7项所述之电感-电容谐振电路，其中，该导体之布局形状大致与该电感层相同。如申请专利范围第8项所述之电感-电容谐振电路，其中，该导体之布局具有镂空的设计。如申请专利范围第7项所述之电感-电容谐振电路，其中，该导体与该电感层相连，以形成一并联之电感-电容谐振电路。如申请专利范围第7项所述之电感-电容谐振电路，其中，该导体与该电感层不相连，以形成一串联之电感-电容谐振电路。一种积体电路，包括如申请专利范围第7项所述之电感-电容谐振电路。一种电感-电容谐振电路，包括：一导体，位于一基板上，作为一电容之一电极板；一介电层，位于该导体上；以及一电感层，具有间隙，该电感层位于该介电层之上方，其布局与该导体部分重叠，其中该电感层除了作为电感外，亦为该电容之另一电极板，其中该电感层的间隙大致被该导体所重叠。如申请专利范围第13项所述之电感-电容谐振电路，其中，该导体之布局形状大致与该电感层相同。如申请专利范围第14项所述之电感-电容谐振电路，其中，该导体之布局具有镂空的设计。如申请专利范围第13项所述之电感-电容谐振电路，其中，该导体与该电感层相连，以形成一并联之电感-电容谐振电路。如申请专利范围第13项所述之电感-电容谐振电路，其中，该导体与该电感层不相连，以形成一串联之电感-电容谐振电路。一种积体电路，包括如申请专利范围第13项所述之电感-电容谐振电路。一种电感-电容谐振电路，包括：一第一导体，位于一基板上，作为一第一电容之一电极板；一第一介电层，位于该第一导体上；一电感层，位于该第一介电层之上方，其布局与该第一导体部分重叠，其中该电感层除了作为电感外，亦为该第一电容之另一电极板以及一第二电容之一电极板；一第二介电层，位于该电感层上；以及一第二导体，位于该第二介电层之上方，其布局与该电感层部分重叠，其中该第二导体作为该第二电容之另一电极板。如申请专利范围第19项所述之电感-电容谐振电路，其中，该第一与第二导体之布局形状大致与该电感层相同。如申请专利范围第20项所述之电感-电容谐振电路，其中，该第一与第二导体之布局具有镂空的设计。如申请专利范围第19项所述之电感-电容谐振电路，其中，该导体与该电感层相连，以形成一并联之电感-电容谐振电路。如申请专利范围第19项所述之电感-电容谐振电路，其中，该导体与该电感层不相连，以形成一串联之电感-电容谐振电路。一种积体电路，包括如申请专利范围第19项所述之电感-电容谐振电路。 |
