| 发明名称 | 半导体器件 | ||
| 摘要 | 本发明涉及一种半导体器件，特别涉及一种具有高的源·漏极耐压BVds且低导通电阻、电流驱动能力高的MOS晶体管。在漂移区(12)内形成用于降低导通电阻的N阱层(25、26)，降低导通电阻。在栅极(5)的下方形成N阱层(25)，使其与N阱层(26)仅离开规定距离。借助于此离开的空间，确保栅极(5)的漏极层(11)侧的端部处的耐压。此外，在包含外延层(2)表面的P+L层(13)的区域中形成N阱层(26)。N阱层(26)的漏极层(11)侧的端部位于P+L层(13)的漏极层(11)侧的端部附近，远离N阱层(10)。借助于此离开的空间，容易从P+L层(13)扩展耗尽层，进一步确保耐压。 | ||
| 申请公布号 | CN101442072B | 申请公布日期 | 2011.02.09 |
| 申请号 | CN200710306669.3 | 申请日期 | 2007.11.23 |
| 申请人 | 三洋电机株式会社;三洋半导体株式会社 | 发明人 | 菊地修一;中谷清史;田中秀治 |
| 分类号 | H01L29/78(2006.01)I;H01L29/06(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 陶凤波 |
| 主权项 | 一种半导体器件，其特征在于，包括：包含在第1导电类型的半导体层的表面上形成的沟道区域的第2导电类型的体层；在上述体层的表面上形成的第1导电类型的源极层；在上述体层的一部分上隔着栅极绝缘膜形成的栅极；在上述半导体层的表面上形成的第1导电类型的第1阱层；在上述第1阱层的表面上形成的第1导电类型的漏极层；在从上述漏极层至上述体层的漂移区的外延层的表面上形成的、用于提高耐压的第2导电类型的第1耐压提高层；在包含上述栅极的下方的区域的上述半导体层表面上形成的、用于降低导通电阻的第1导电类型的第2阱层；和与上述第2阱层远离、并且在漂移区之中离开上述栅极的上述漏极层侧的端部的附近的区域中形成的、用于降低导通电阻的第3阱层。 | ||
| 地址 | 日本大阪府 | ||