发明名称 半导体器件的制作方法
摘要 一种半导体器件的制作方法,包括:提供包括核心器件区域和外围电路区域的半导体衬底,所述核心器件区域的半导体衬底上形成有一个以上的存储单元组;沉积第一多晶硅层,其中,外围电路区域形成的第一多晶硅层的厚度小于存储单元的栅极结构的高度;在外围电路区域的第一多晶硅层上形成掩膜氧化层;沉积第二多晶硅层,存储单元组之间的第一多晶硅层与第二多晶硅层的厚度之和大于存储单元的栅极结构的高度;刻蚀所述的第二多晶硅层;对残留的第二多晶硅层以及第一多晶硅层进行CMP工艺。采用所述的方法,在核心器件区域和外围电路区域的边界,存储单元的栅极结构附件不会产生多晶硅的残留。
申请公布号 CN101964328A 申请公布日期 2011.02.02
申请号 CN200910055378.0 申请日期 2009.07.24
申请人 中芯国际集成电路制造(上海)有限公司 发明人 刘艳;周儒领;黄淇生;詹奕鹏
分类号 H01L21/8247(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 屈蘅;李时云
主权项 一种半导体器件的制作方法,其特征在于,包括:提供包括核心器件区域和外围电路区域的半导体衬底,所述核心器件区域的半导体衬底上形成有一个以上的存储单元组;在所述存储单元以及存储单元组之间的半导体衬底上以及外围电路区域的半导体衬底上沉积第一多晶硅层,其中,外围电路区域形成的第一多晶硅层的厚度小于存储单元的栅极结构的高度,存储单元组之间的第一多晶硅层的厚度大于存储单元之间间距的0.5倍,小于存储单元组之间间距的0.5倍;在外围电路区域的第一多晶硅层上形成掩膜氧化层,其中,核心电路区域存储单元的栅极结构的高度大于外围电路区域的第一多晶硅层与掩膜氧化层的厚度之和;在所述核心器件区域的第一多晶硅层以及外围电路区域的掩膜氧化层上沉积第二多晶硅层,存储单元组之间的第一多晶硅层与第二多晶硅层的厚度之和大于存储单元的栅极结构的高度;刻蚀所述的第二多晶硅层,使核心电路区域存储单元组之间残留的第二多晶硅层与第一多晶硅层厚度之和仍大于存储单元的栅极结构的高度,其它区域的第二多晶硅层被完全去除;对残留的第二多晶硅层以及第一多晶硅层进行CMP工艺,在存储单元之间形成擦除栅,存储单元组之间形成SG。
地址 201203 上海市张江路18号