| 主权项 |
一种反相动态逻辑暂存器，包括：一对互补评估装置，响应于一时脉信号；一评估逻辑单元，连接在该对互补评估装置之间的预充电节点处，被配置用于根据至少一个输入资料信号评估一逻辑函数，其中该逻辑函数评估为一第一状态或一第二状态；一延迟逻辑单元，其与该时脉信号连接，用于产生一截断信号，其中该截断信号为延迟的该时脉信号，且该时脉信号与该截断信号之间的延迟包含一保持时间，当该逻辑函数评估为该第一状态时该保持时间缩短；一闩锁逻辑单元，响应于该时脉信号、截断信号以及该预充电节点的状态，用于在该时脉信号的工作边缘与该截断信号的下一边缘之间的评估周期期间，根据该预充电节点的状态控制输出节点的状态，否则使该输出节点处于三态状况；以及一输出反相器，其具有与该输出节点连接的输入端和与反相输出节点连接的输出端。如申请专利范围第1项所述之反相动态逻辑暂存器，其中该对互补评估装置包括：一P通道装置，其具有接收该时脉信号的闸极和连接在一电源电压与该预充电节点之间的汲极和源极；以及一N通道装置，其具有接收该时脉信号的闸极和连接在该评估逻辑单元与一参考电压之间的汲极和源极。如申请专利范围第1项所述之反相动态逻辑暂存器，其中该评估逻辑单元包括一复杂逻辑电路。如申请专利范围第1项所述之反相动态逻辑暂存器，其中该延迟逻辑单元包括一缓冲器。如申请专利范围第1项所述之反相动态逻辑暂存器，其中该延迟逻辑单元包括一串联的反相器链。如申请专利范围第1项所述之反相动态逻辑暂存器，其中该延迟逻辑单元包括一反相器，其与该P通道装置的闸极连接，用于当该逻辑函数评估为该第二状态时传送该截断信号。如申请专利范围第1项所述之反相动态逻辑暂存器，其中该延迟逻辑单元包括一N通道通路装置，用于当该逻辑函数评估为该第一状态时缩短该保持时间。如申请专利范围第1项所述之反相动态逻辑暂存器，其中该闩锁逻辑单元包括：第一P通道拉升装置，其具有接收该截断信号的闸极和连接在电源电压与第二P通道装置的电源之间的源极和汲极，其中该第二P通道装置具有与该预充电节点连接的闸极和与该输出节点连接的汲极；以及多个N通道拉低装置，其连接在该输出节点与该参考电压之间，且由该时脉信号和该预充电节点控制。如申请专利范围第1项所述之反相动态逻辑暂存器，还包括一保持器电路，其与该预充电节点连接，用于当该评估逻辑单元在该评估周期期间评估该逻辑函数为该第二状态，并且在之后至少有一个该输入资料信号改变状态时，保持该预充电节点的状态。一动态暂存器电路，包括：一动态电路，用于当一时脉信号为低电位时对一第一节点预充电，并且用于评估一逻辑函数为一第一状态或一第二状态，以及用于当该时脉信号变为高电位时，控制该第一节点的状态；一延迟逻辑电路，用于接收该时脉信号，以及用于提供一截断信号，该截断信号为延迟的该时脉信号，其中该时脉信号与该截断信号之间的延迟包含一保持时间，并且当该逻辑函数评估为该第一状态时该保持时间缩短；一闩锁电路，其与该动态电路和一延迟反相器连接，用于在始于该时脉信号变为高电位与止于该截断信号变为高电位的评估周期期间根据该第一节点的状态控制输出节点的状态，否则使该输出节点处于三态状况；以及一保持器电路，其与该输出节点连接。如申请专利范围第10项所述之动态暂存器电路，其中该动态电路包括：一P通道装置，其与该第一节点连接，当该时脉信号为低电位时，对该第一节点预充电；一逻辑电路，其与该第一节点连接，以评估该逻辑函数；以及一N通道装置，其与该逻辑电路连接，以使当该时脉信号变为高电位时，该逻辑电路评估该逻辑函数为该第二状态。如申请专利范围第10项所述之动态暂存器电路，其中该延迟逻辑电路包括一串联的反相器链。如申请专利范围第12项所述之动态暂存器电路，其中该延迟逻辑电路还包括一个或多个反相器，其与P通道装置的闸极连接，用于当该逻辑函数评估为该第二状态时传送该截断信号，其中该一个或多个反相器的数量为奇数。如申请专利范围第12项所述之动态暂存器电路，其中该延迟逻辑电路还包括一N通道通路装置，用于当该逻辑函数评估为该第一状态时缩短该保持时间。一种动态暂存输出信号之方法，包括：当一时脉信号处于一第一逻辑状态时，预先设置一第一节点；当该时脉信号转变成一第二逻辑状态时，动态评估逻辑函数为一第一状态或一第二状态，以控制该第一节点的逻辑状态；延迟时脉信号，且提供一截断信号，其中该截断信号为延迟的该时脉信号；当逻辑函数评估为该第一状态时，加速该截断信号；根据在始于该时脉信号转变成所述第二逻辑状态与止于该截断信号的下一相应转变的评估周期期间确定该第一节点的逻辑状态闩锁该输出节点的逻辑状态；以及保持在评估周期之间的该输出节点的逻辑状态，其中上述闩锁包括：提供一第一P通道拉升装置，其具有接收该截断信号的闸极，和连接在一电源电压与一第二P通道装置的源极之间的源极和汲极，其中该第二P通道装置具有与该第一节点连接的闸极，和与该输出节点连接的汲极；以及提供多个N通道拉低装置，其连接在该输出节点与一参考电压之间，且由该时脉信号和该第一节点控制。如申请专利范围第15项所述之方法，其中该预先设置第一节点包括将该第一节点预充电到高电位逻辑状态。如申请专利范围第15项所述之方法，还包括缓冲并反相该输出节点。如申请专利范围第15项所述之方法，其中该保持在评估周期之间的该输出节点的逻辑状态包括使该输出节点处于三态状况，以及将一保持器电路与该输出节点连接。如申请专利范围第15项所述之动态暂存器电路，其中该加速截断信号包括：缩短该时脉信号与该截断信号之间的该延迟时间。 |
