| 主权项 |
一种位阶下降变换器，包括：一第一电路单位，其具有一输入及一输出并且连接至一第一电源节点，该第一电路单位具有连接至一第一节点之输入及连接至一第二节点之输出并且接收一输入信号，其由接地电压位阶摇摆至一第一电压位阶；一第二电路单位，其具有一输入及一输出并且连接至一第二电源节点，该第二电路单位具有连接至第二节点之输出并且接收该第一电路单位之输出；一第三电路单位，其具有一输入及一输出并且连接至该第二电源节点，该第三电路单位具有连接至第一节点之输入及连接至一第三节点之输出并且在其输入接收该输入信号；及一第四电路单位，其具有一输入及一输出并且连接至该第二电源节点，该第四电路单位具有连接至第三节点之输入，以及在一第四节点连接至该第二电路单元之输出之输出，并且接收该第三电路单位之输出。如请求项1之位阶下降变换器，其中一第一电压施加至该第一电源节点及一第二电压施加至该第二电源节点，该第一电压设定为该第一电压位阶，及该第一电压位阶高于该第二电压。如请求项2之位阶下降变换器，其中该第一电源具有范围约2.0 V至约2.8 V之电压位阶及该第二电源具有范围约1.8 V至约2.2 V之电压位阶。一种位阶下降变换器，包括：一第一反相器，其藉由一第一电源驱动及接收一输入信号，其由接地电压位阶摇摆至一第二电源之电压位阶；一第二反相器，其藉由该第二电源驱动及接收该输入信号；一PMOS电晶体，其源极连接至该第一电源及其闸极连接至该第一反相器之输出；及一NMOS电晶体，其源极接地，其闸极连接至该第二反相器之输出，及其汲极连接至该PMOS电晶体之汲极。如请求项4之位阶下降变换器，其中该第二电源之电压位阶高于该第一电源之电压位阶。一种介面电路，包括：一第一电源电路，其具有藉由一第一电源供给电力之一输入及一输出，及接收一输入信号，其由一接地电压位阶摇摆至该第一电源之电压位阶；一位阶下降变换器，其将该第一电源电路之输出由该第一电源之电压位阶转换为一输出，其具有一第二电源之电压位阶；及一第二电源电路，其具有藉由该第二电源供给电力之一输入及一输出，及接收该位阶下降变换器之输出，及输出一输出信号，其由接地电压位阶摇摆至该第二电源之电压位阶。如请求项6之介面电路，其中该位阶下降变换器包括：一第一电路单位，其具有一输入及一输出及连接至一第一电源节点，该第一电路单位在其输入接收该第一电源电路之输出；一第二电路单位，其具有一输入及一输出及连接至一第二电源节点，该第二电路单位在其输入接收该第一电路单位之输出；一第三电路单位，其具有一输入及一输出及连接至该第二电源节点，该第三电路单位在其输入接收该第一电源电路之输出；及一第四电路单位，其具有一输入及一输出及连接至该第二电源节点，该第四电路单位在其输入接收该第三电路单位之输出，且该第四电路单位之输出连接至该第二电路单位之输出。如请求项6之介面电路，其中该位阶下降变换器包括：一反相器，其藉由该第一电源驱动及接收该第一电源电路之输出；一第一PMOS电晶体，其位于该第二电路单位中，该第一PMOS电晶体之源极连接至该第二电源及其闸极连接至一第二PMOS电晶体之汲极，该第二PMOS之源极连接至该第二电源及其闸极连接至该第一PMOS电晶体之汲极；一第一NMOS电晶体，其汲极连接至该第一PMOS电晶体之汲极，其闸极连接至该第一电源电路之输出，及其源极接地；及一第二NMOS电晶体，其汲极连接至该第二PMOS电晶体之汲极，其闸极连接至该反相器之输出，及其源极接地。如请求项6之介面电路，其中该位阶下降变换器包括：一第一反相器，其藉由一第二电源驱动及接收该第一电源电路之输出；一第二反相器，其藉由该第一电源驱动及接收该第一电源电路之输出；一PMOS电晶体，其源极连接至该第二电源及其闸极连接至该第一反相器之输出；及一NMOS电晶体，其源极接地，其闸极连接至该第二反相器之输出，及其汲极连接至该PMOS电晶体之汲极。如请求项6之介面电路，其中该第一电源之电压位阶高于该第二电源之电压位阶。如请求项6之介面电路，其中该第一电源之电压位阶为范围由2.0 V至约2.8 V及该第二电源之电压位阶为范围由约1.8 V至2.2 V。 |
