一种视频同步像素时钟产生电路

摘要

本发明提供一种视频同步像素时钟的产生电路，该电路将ADC量化后的CVBS或S-video视频信号首先进行低通滤波，滤除1MHz以上的高频信息，之后得到视频信号的行消隐边沿信息，然后进行鉴相，完成误差检测和误差滤波得到error值，最后得到6位的查找表输出，最后将该信号通过PLL进行2倍频或4倍频，从而产生像素时钟13.5MHz以及芯片的工作时钟27MHz。

主权项

一种视频同步像素时钟产生电路，其特征在于，基于从外部输入的视频信号来生成与之适应的像素时钟，该同步像素时钟产生电路包括：低通滤波器 21，滤除高频部分的视频信息；同步提取器 22，由低通后的视频信号通过切割电平slice_level后得到视频输入信号的行消隐边沿信息hsync_rise，以及由像素时钟计数值决定的参考边沿信息href_rise;误差检测器 23，获得视频信号每行的误差值；误差滤波器 24，获取场消隐期间的误差值；误差初始值检测器 25，获得视频信号的初始误差值；加法器 26，获得最终DDS的步长dto；DDS电路 27，累加并查表，获得6位数字正弦波；DAC电路 28，将查表获得的6位数字波形整形成模拟波形，产生约6.75MHz的正弦波信号;PLL电路 29：将6.75MHz正弦波进行2X/4X倍频得到同步像素时钟13.5MHz/27MHz。