半导体装置及其制造方法

摘要

本发明涉及一种半导体装置及其制造方法。在现有的半导体装置中，由于构成ISO的P型埋入层的横向扩散宽度扩展等，存在ISO的形成区域难以变窄这样的问题。在本发明的半导体装置中，在P型基板(6)上形成2层的EPI(7)、(8)。在基板(6)及EPI(7)、(8)中形成ISO(1)、(2)、(3)，划分为多个岛。ISO(1)连结L-ISO(9)、M-ISO(10)及U-ISO(11)而形成。在L-ISO(9)和U-ISO(11)之间配置M-ISO(10)，使L-ISO(9)的横向扩散宽度(W1)变窄。通过该结构，使ISO(1)的形成区域变窄。

主权项

一种半导体装置，其特征在于，具有：第一导电型的半导体基板；在上述半导体基板上形成的与所述第一导电型为不同导电型的第二导电型的第一外延层；在上述第一外延层上形成的第二导电型的第二外延层；和将上述第一及第二外延层划分为多个岛的第一导电型的分离区域，连结第一导电型的第一埋入扩散层、第一导电型的第二埋入扩散层、第一导电型的第一扩散层而形成上述分离区域，其中，上述第一埋入扩散层跨越上述半导体基板、上述第一外延层及第二外延层而形成，上述第二埋入扩散层形成于上述第二外延层，上述第一扩散层形成于上述第二外延层，在上述第二外延层，上述第一导电型的第一埋入扩散层的区域和上述第一导电型的第一扩散层的区域一部分区域重叠；与上述第一及第二外延层的总膜厚的中央相比，上述第一导电型的第一埋入扩散层的杂质浓度峰值位于上述基板侧，并且，与上述中央相比，上述第一导电型的第二埋入扩散层的杂质浓度峰值及上述第一导电型的第一扩散层的杂质浓度峰值位于上述第二外延层的表面侧；上述第一导电型的第二埋入扩散层与上述重叠区域相比在上述第二外延层的表面侧具有杂质浓度峰值，并且，形成上述第一导电型的第二埋入扩散层以使其以包含上述重叠区域的方式与上述第一导电型的第一埋入扩散层及上述第一导电型的第一扩散层重叠。