| 发明名称 | 外部输入输出信号与DRAM更新信号的再同步化方法及其电路 | ||
| 摘要 | 为了使外部输入输出信号与DRAM更新发布定时同步化，在利用更新计时器(102)确定DRAM更新发布的定时的LSI中，采用能够由CPU(101)以任意的定时控制更新计时器(102)的值的电路结构。或者，采用能够利用外部端子以任意的定时控制更新计时器(102)的值的电路结构、或不利用更新计时器(102)而能够从外部端子直接控制更新发布定时的电路结构。 | ||
| 申请公布号 | CN101939790A | 申请公布日期 | 2011.01.05 |
| 申请号 | CN200880126508.9 | 申请日期 | 2008.10.20 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 田中晋介;妹尾大吾 |
| 分类号 | G11C11/406(2006.01)I;G06F12/00(2006.01)I;G11C29/02(2006.01)I | 主分类号 | G11C11/406(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 汪惠民 |
| 主权项 | 一种半导体电路，具有：DRAM；CPU，其从所述DRAM取得命令进行动作；DRAM控制器，其用于按照来自所述CPU的访问信号发布DRAM访问指令，并且定期发布DRAM更新指令；和多个外部端子；其特征在于，通过进行所述多个外部端子中的几个输入输出信号与所述DRAM更新指令的再同步化，使所述CPU多次执行所述DRAM上的相同内容的命令时的命令执行时间每次为相同的长度。 | ||
| 地址 | 日本大阪府 | ||